Thyratron premični register. Uporaba premikovnih registrov. SHCP – vhod ure

1. Kazalo

2. Uvod ………………………………………………………………………………… 2

3. Pregled literarnih virov ………………………………… 3

3.1. Splošne informacije o registrih………………………………… 3

3.2. Splošne informacije o sprožilcih…………………………….…... 6

3.3. Shift registri……………………………………….. 12

3.4. Univerzalni registri…………………………………….. 20

4. Razvoj vezja premikalnega registra ………………………………… 24

4.1. Začetni podatki ………………………………………………… 24

4.2. Postopek za razvoj registra premika …………………..……… 24

4.3. Razvoj štirifaznega premičnega registra…………………… 25

5. Zaključek………………………………………………………………. 27

6. Seznam referenc …………………………………. 28

2. Uvod

Registri– najpogostejše komponente digitalnih naprav. Delujejo na podlagi številnih povezanih spremenljivk, ki sestavljajo besedo. Na besedah se izvajajo številne operacije: sprejem, izdaja, shranjevanje, premik v bitni mreži, bitno logične operacije.

Za premikanje se uporabljajo premični (zaporedni) registri n-bitna števila v eno smer. Poleg tega jih je mogoče uporabiti za premik neštevilčnih informacij.

Premične registre uporabljamo kot pomnilnike, kot pretvornike serijske kode v vzporedno, kot zakasnilne naprave in števce impulzov (vendar je uporaba premičnih registrov kot števcev precej neekonomična).

3. Pregled literarnih virov

3.1. Splošne informacije o registrih

Registre sestavljajo bitna vezja, ki vsebujejo flip-flope in največkrat tudi logične elemente. Delujejo kot ena enota.

Glede na število spremenljivih daljnovodov delimo registre na enofazne in parafazne, po sistemu sinhronizacije pa na enotaktne, potisno-vlečne in večtaktne. Glavna klasifikacijska značilnost pa je način sprejemanja in izdajanja podatkov. Na tej podlagi ločijo vzporedno (statično) registri, sekvenčno (prestavljanje) in vzporedno-serijski .

V vzporednih registrih so besede sprejete in oddane v vseh bitih hkrati. Shranjujejo besede, ki so lahko podvržene bitnim logičnim transformacijam.

V zaporednih registrih se besede sprejemajo in izpisujejo števko za števko. Imenujejo se premiki, saj jih časovni signali pri vnosu in izpisu besed premikajo v bitni mreži. Shift register je lahko nereverzibilen (z enosmernimi premiki) ali reverzibilen (z možnostjo premika v obe smeri).

Serijsko-vzporedni registri imajo vhode in izhode serijskega in vzporednega tipa. Na voljo so opcije s serijskim vhodom in vzporednim izhodom (SIPO, Serial Input – Parallel Output), vzporednim vhodom in serijskim izhodom (PISO, Parallel Input – Serial Output), kot tudi opcije z možnostjo poljubne kombinacije načinov sprejema in izdaje. besede.

V vzporednih (statičnih) registrih bitna vezja med seboj ne komunicirajo. Skupno bitom so običajno vezja za uro, vezja za ponastavitev/nastavitev, dovoljenje za izhod ali sprejem, to je krmilna vezja. Primer vezja statičnega registra, zgrajenega na flip-flopih tipa D z neposrednimi dinamičnimi vhodi, ki imajo vhode za ponastavitev R in izhode tretjega stanja, ki jih krmili signal EZ, je prikazan v Slika 1 .

Slika 1. Diagram statičnega registra (a) in njegove konvencionalne grafične oznake (b)

Za sodobno vezjetehniko je značilna gradnja registrov na flip-flopih tipa D, predvsem z dinamičnim krmiljenjem. Mnogi imajo izhode s tretjim stanjem. Nekateri registri so razvrščeni kot vmesni registri, kar pomeni, da so zasnovani za delo z velikimi kapacitivnimi in/ali nizkimi upornostmi. aktivne obremenitve. To zagotavlja njihovo delovanje neposredno na avtocesti (brez dodatnih vmesniških vezij).

Statični registri se uporabljajo za ustvarjanje blokov registrskega pomnilnika - datotek registrov.

Glavne funkcije registrov:

1) Shranjevanje podatkov,

2) Sprejem informacij,

3) Izdajanje informacij,

4) Premik informacij,

5) Pretvorba kode,

6) Nastavitev želene številke na nič ali ena,

7) Bitne logične operacije: disjunkcija, konjunkcija, seštevanje po modulu 2.

3.2. Razumevanje sprožilcev

Sprožilci - velik razred električne naprave, kar mu omogoča, da dolgo časa ostane v enem od dveh (ali več) stabilnih stanj in ju izmenjuje pod vplivom zunanjih signalov (kot rezultat regenerativnega procesa (proces prehoda v električni tokokrog, ki jih pokriva PIC)).

Sprožilec je impulzna logična naprava s pomnilnikom (pomnilniški element – zapah).

Obstaja več kot ducat različnih integralnih sprožilcev. Njihova razvrstitev temelji na:

Funkcionalni znak

Metoda za zapisovanje informacij v sprožilec.

Glede na funkcionalne značilnosti ločimo T-prožilce, JK-sprožilce, RS-prožilce, D-prožilce, kombinirane prožilce (TV, DV, E, R) itd.

Glede na način beleženja (sprejemanja) informacij jih ločimo:

8) Asinhroni sprožilci:

a) z notranjim zamikom;

b) krmiljen z nivojem vhodnega impulza;

9) Sinhroni sprožilci (taktirani):

a) z notranjim zamikom;

b) nadzoruje raven časovnega impulza:

Enociklično delovanje (enostopenjski);

Večkratno delovanje.

Informacije se zapišejo v taktne sprožilce le, ko je uporabljen omogočitveni taktni impulz. Takšne sprožilce delimo na nadzorovane po nivoju (za delovanje je potreben določen nivo signala) in krmiljene po robu (niso odvisne od nivoja signala, njegova prisotnost je pomembna) časovnega impulza. Urni impulzi se včasih imenujejo tudi sinhronizacijski, izvršni ali ukazni signali (na diagramih so običajno označeni s črko C - Ura).

Dinamični vnos je lahko neposreden ali inverzen. Neposredni dinamični nadzor omogoča preklapljanje, ko se signal ure spremeni iz nič v eno (). Inverzni dinamični nadzor - spreminjanje signala ure od ena do nič ().

Nadzor roba časovnega impulza:

Nadzor upadanja časovnega impulza:

Nadzor zgornje ravni časovnega impulza:

Nadzor spodnjega nivoja časovnega impulza:

Taktni prožilci z notranjo zakasnitvijo (sprožijo se ob koncu signala) so praviloma enosmerni. Večciklični sprožilci sprožijo po n-nega impulza.

Sprožilec RS ima dva informacijska vhoda: S (Set) in R (Reset). Hkratna uporaba signalov S in R ni dovoljena. Vklopljeno Slika 2 prikazuje sinhroni RS sprožilec, ki ga sproži rob časovnega signala.

Slika 2. Sinhroni RS sprožilec

Najenostavnejši RS sprožilec ima poleg vhodov še dva izhoda. Izhodi kažejo Q In . Izhod Q imenujemo neposredno, a - obratno. Napetostni nivoji na obeh izhodih so medsebojno inverzni: če signal Q= 1, potem = 0 ali če Q= 0, nato = 1. Prav tako je treba opozoriti, da je stanje sprožilca, v katerem Q= 1, a = 0, imenujemo enota. Ko je sprožilec nič Q= 0 in = 1. Ko signali prispejo na vhode sprožilca, odvisno od njegovega stanja pride do preklopa ali pa se ohrani prvotno stanje.

Slika 3. - sprožilec: njegova konvencionalna grafična oznaka in vezje z dvema logičnima elementoma IN-NE

Vklopljeno Slika 3 prikazan je najenostavnejši sprožilec - tip . Tu sta uporabljeni samo dve vrati NAND. Namen vhodov: - nastavitev sprožilca v enojno stanje in - vrnitev v ničelno stanje. Črtice nad oznakami vhodov označujejo, da se flip-flop preklopi, ko se visoka vhodna napetost zamenja z nizko napetostjo ( slika 4). Preprosto je videti, da ko na vhodih ni prejetih signalov, flip-flop ohrani svoje stanje. Če npr. Q= 1 in = 0, to pomeni, da je sprožilec v enem samem stanju, ker je izhod DD1 povezan z enim od vhodov DD2, izhod DD2 pa z enim od vhodov DD1, je napetost uporabljen na dveh vhodih DD2

Slika 4.Časovni diagram delovanja - sprožilec

visoka, na izhodu pa nizka (= 0) raven. Hkrati je na enem od vhodov DD1 napetost nizka, na izhodu pa visoka. Če signal z navedeno polarnostjo zdaj prispe na vhod (trenutek t1 , slika 4), stanje prožilca se ne bo spremenilo, saj bo prihod signala na drugi vhod DD1 začasno spremenil le kombinacijo signalov na vhodih (pred pošiljanjem signala je bila 1 in 0, postala pa je 0 in 0), vendar izhodno stanje DD1 ostane nespremenjeno. Če pa na vhod pride signal (trenutek t2), bosta oba vhoda DD2 že imela napetosti različnih ravni, stanje logičnih elementov se bo spremenil in njegov izhod bo imel visoko napetost. Oba vhoda DD1 bosta imela visoke napetosti in nizke napetosti na izhodu, to pomeni, da se bo sprožilec "prevrnil" in prešel v drugo stanje: Q= 0 in = 1.

Iz zgoraj navedenega sledi, da pride do spremembe stanja sprožilca le, ko se na vhodih in izmenično izmenjujejo signali nizke ravni. Poleg tega, če taki signali prispejo na oba vhoda hkrati, bo po njihovem zaključku stanje sprožilca postalo nedefinirano (stanje Q= 0 oz Q= 1 enako verjetno). Zato sočasni signali nizke ravni niso dovoljeni na obeh vhodih.

Delovanje sprožilca je označeno s tabelo stanj (indeksi n in n+1 kažejo, da signal pripada trenutku v času tn in naslednji za njim tn+1):





		Negotovo stanje

Istočasno dovajanje nizke napetosti na oba vhoda sprožilca ni dovoljeno.

Sprožilec tipa RS, kot flip-flop, si "zapomni", kateri od dveh vhodov (R ali S) je prejel zadnji signal: če je vhod R, je sprožilec v ničelnem stanju ( Q= 0 in = 1), in če je vhod S, potem v enem samem stanju ( Q= 1 in = 0).

Slika 5. R.S. - sprožilec: njegova konvencionalna grafična oznaka in vezje s štirimi logičnimi elementi IN-NE

Vklopljeno Slika 5 prikazuje diagram RS flip-flopa, izdelanega na NAND logičnih elementih. Od flip-flop vezja se razlikuje po tem, da je vsakemu vhodu dodan inverter (DD3 in DD4), ki zagotavlja le zahtevano raven vhodnih signalov.

Spreminjanje vhodnih signalov iz nizkih v visoke povzroči spremembo stanja sprožilca (trenutki t1, t2, t2 in t5; v trenutku t4 ne pride do prevračanja, saj je bil sprožilec v prejšnjem trenutku že nastavljen na enojno stanje - t3, Slika 6).

Slika 6.Časovni diagram delovanja RS - sprožilec

Vse povedano glede sprožilca RS velja tudi za -prožilec. Edina razlika se nanaša na inverzijo nivojev vhodnega signala (R namesto in S namesto ).

Delovanje flip-flopa RS je označeno z naslednjo tabelo stanj:





		Negotovo stanje

3.3. Shift registri

Sprožilec premikalnega registra pokličite niz sprožilcev z določenimi povezavami med njimi, v katerih delujejo kot ena sama naprava. Zaporedni (premikalni) registri so veriga bitnih vezij, povezanih s prenosnimi vezji.

V enocikličnih registrih premaknjeni za en bit v desno ( Slika 7) se beseda premakne, ko pride sinhronizacijski signal. Vhod in izhod sta serijska (DSR – Data Serial Right). Vklopljeno Slika 8 prikazuje levo pomaknjeno registrsko vezje (vnos podatkov DSL - Data Serial Left) in Slika 9 ponazarja princip konstrukcije reverzibilnega registra, v katerem obstajajo povezave med flip-flopi z obema sosednjima bitoma, vendar pripadajoči signali omogočajo delovanje samo ene od teh povezav (ukaza “levo” in “desno” nista podana hkrati) .

Slika 7. Desni pomik registrskega vezja

risanje 8 . Vezje levega pomičnega registra

risanje 9 . Vezje povratnega registra

V skladu s sinhronizacijskimi zahtevami v premikovnih registrih, ki nimajo logičnih elementov v medbitnih povezavah, ni mogoče uporabiti enostopenjskih nivojsko krmiljenih flip-flopov, saj lahko nekateri flip-flopi večkrat preklapljajo med delovanjem dovoljevalnega nivoja signal ure, kar je nesprejemljivo. V teh shemah je treba uporabiti sprožilce z dinamičnim nadzorom (dvostopenjski).

Pojav logičnih elementov in poleg tega logičnih vezij neenotne globine v medbitnih povezavah poenostavi izpolnjevanje delovnih pogojev registrov in razširi obseg vrst flip-flopov, primernih za ta vezja.

Večciklične premične registre krmili več taktnih zaporedij. Med njimi so najbolj znani potisni in vlečni z glavnimi in dodatnimi registri, zgrajeni na preprostih enostopenjskih sprožilcih, ki jih nadzira raven. V taktu C1 se vsebina glavnega registra prepiše v dodatni register, v taktu C2 pa se vrne v glavni register, vendar na sosednje bite, kar ustreza premiku besede. Glede stroškov opreme in zmogljivosti je ta možnost blizu enocikličnemu registru z dvostopenjskimi flip-flops.

Spremalni register vsebuje nabor flip-flopov z določenimi povezavami med njimi, organizacija teh povezav pa je takšna, da se izhodno stanje vsakega flip-flopa, ko se uporabi taktni impulz, ki je skupen vsem flip-flopom, premakne na sosednji. Odvisno od organizacije povezav se lahko ta premik pojavi v levo ali desno:

Premik levo

Premik desno

Vnos podatkov v register je možen različne poti, vendar se najpogosteje uporablja vzporedni ali zaporedni vnos, pri katerem se binarno število vnaša bodisi sočasno v vse bite registra bodisi zaporedno skozi čas v posamezne bite. V števcih impulzov se uporabljajo premični registri z zaporednim vnosom in izhodom informacij ter s premikom v desno. Vklopljeno Slika 10 a Prikazan je diagram štiribitnega premikalnega registra izdelanega na flip-flopih RS. V tej shemi je vsak izhod Q Sprožilec je povezan z vhodom S naslednjega praznjenja in vsak izhod je povezan z vhodom R. Urni vhodi vseh flip-flopov so povezani skupaj, sinhronizacijski signal pa prejme en skupni impulz prek IN-NE logični element (DD7). Stanje prvega prožilca določajo vhodni signali na vhodih X1, X2 logičnega elementa IN-NE (DD5). Trenutne informacije se dovajajo na vhod X1, signal pa omogoča njihov prenos na vhod X2. Vrata NOT (DD6) se uporabljajo za invertiranje vhodnega signala, uporabljenega na vhodu S.

Vklopljeno Slika 10 b Prikazani so časovni diagrami izhodnih signalov flip-flopov in stanje registrov pri zapisu posameznega signala na prvo števko. Če se ob prihodu prvega taktnega impulza na vhodih X1 in X2 nastavijo signali X1 = X2 = 1, ki se nato odstranijo s prihodom drugega taktnega impulza, se bo posledično signal zapisal v prvi sprožilec Q 1 = 1. S prihodom drugega taktnega impulza se signal zapiše na prvi sprožilec Q 1 = 0 in na izhodu drugega sprožilca se bo pojavil signal Q 2 = 1, ki je bil prej na izhodu drugega sprožilca. Ko prispejo naslednji taktni impulzi, se en sam signal zaporedno premakne na tretji in četrti flip-flop, po katerem se vsi flip-flop nastavijo na ničelno stanje.

n	V1	*2. vprašanje*	V3	V4

risanje 10 . Diagram štirifaznega premičnega registra (a), časovni diagrami njegovih signalov in stanja registra pri zapisu posameznega signala na prvo števko (b)

Shift registri se lahko izvajajo tudi z D flip-flops ali JK flip-flops. Vsi menjalni registri imajo naslednje določbe:

1) potrebno je vnaprej nastaviti začetno stanje in vnesti enoto v prvi sprožilec

2) za register od n sproži po sprejemu n vhodnih taktnih impulzov se izhodi prvotno vnesena enota, zaradi česar so neposredni izhodi vseh registrov v ničelnem stanju.

Čipi integriranega premičnega registra so reverzibilni, to pomeni, da izvajajo premik v katero koli smer: levo ali desno. Smer premika je določena z vrednostjo krmilnega signala.

Slika 11. Izvedba premikalnega registra na enosmernih RS flip-flopih

Serijski premični register ima dve pomanjkljivosti: omogoča vnos samo enega bita informacije na vsak taktni impulz, poleg tega pa se vsakič, ko se informacija v registru premakne v desno, izgubi skrajni desni informacijski bit. Vklopljeno Slika 12 prikazuje sistem, ki omogoča sočasno vzporedno nalaganje 4 bitov informacij.

Slika 12. Strukturna shema 4-bitni vzporedni register

Vhodi 1, 2, 3, 4 v tej napravi so informacijski vhodi. Ta sistem je lahko opremljen še z eno koristno lastnostjo - možnostjo krožnega gibanja informacij, ko se podatki iz izhoda naprave vrnejo na njen vhod in se ne izgubijo.

Slika 13. Logično vezje štiribitnega vzporednega obročnega registra

Vezje 4-bitnega vzporednega obročnega premikalnega registra je prikazano v Slika 13. Ta premikalni register uporablja štiri flip-flope JK. Zahvaljujoč verigi povratne informacije informacije, vnesene v register, ki se običajno izgubijo na izhodu četrtega flip-flopa, bodo krožile po premičnem registru. Signal za brisanje registra (nastavitev njegovih izhodov v stanje 0000) je logična raven 0 na vhodu CLR. Vhodi za vzporedno nalaganje podatkov 1, 2, 3 in 4 so povezani z vhodi za prednastavitev sprožilcev (PS), kar omogoča nastavitev logike 1 na kateri koli izhod (1, 2, 3, 4). Če se na enega od teh vhodov vsaj za kratek čas uporabi logična 0, bo na ustreznem izhodu nastavljena logična 1. Uporaba taktnih impulzov na vhodih C vseh flip-flopov JK povzroči premik informacij v registru na prav. Iz četrtega prožilca se podatki prenašajo na prvi prožilec (krožno gibanje informacij).

Tabela 1.

№ vrstice	Vložki		Izhodi
		ura št.
		ura št.

Načelo delovanja vzporednega premikalnega registra je opisano v tabela 1. Ko je napajanje vklopljeno, lahko na izhodih registra nastavimo poljubno binarno kombinacijo, kot je na primer v 1. vrstici tabele. Uporaba logične 0 na vhodih flip-flopov CLR sproži brisanje registra (vrstica 2). Nato (3. vrstica) se v register naloži binarna kombinacija 0100. Zaporedni taktni impulzi povzročijo premik vpisane informacije v desno (4. - 8. vrstica). V 5. in 6. vrstici: tisti iz skrajno desnega japonke (četrti) se prenese na skrajno levi natikač (prvi). V tem primeru lahko govorimo o krožnem gibanju enote v registru. Nato (vrstica 9) se brisanje registra ponovno sproži z uporabo vnosa CLR. Naložena je nova binarna kombinacija 0110 (vrstica 10). Uporaba 5 taktnih impulzov (vrstice 11-15) povzroči krožni premik informacij za 5 položajev v desno. Za vrnitev podatkov v prvotno stanje so potrebni 4 urni impulzi.

Če je menjalni register po Slika 13 prekine povratno zanko, potem dobimo navaden vzporedni premični register: možnost krožnega gibanja informacij bo izključena.

Slika 14. Tritaktni prestavni register na flip-flopih RS

3.4. Univerzalni registri

Pogosto je namesto običajnih serijskih ali vzporednih potrebno uporabiti bolj zapletene premične registre: z vzporednim sinhronim zapisom informacij, reverzibilnim, reverzibilnim z vzporednim sinhronim zapisom. Takšni registri se imenujejo univerzalni .

Obstaja veliko serij registrov IC, večnačinskih (večnamenskih) ali univerzalnih, ki lahko izvajajo niz mikrooperacij. Več načinov se doseže s sestavljanjem delov, potrebnih za izvajanje različnih operacij, v isti shemi. Krmilni signali, ki določajo vrsto opravljenega dela v danem času operacije aktivirajo za to potrebne dele vezja.

Slika 15. Univerzalni premični registri: a – K155IR13, b – K500IR141, c – KM155IR1

Vklopljeno Slika 15 prikazani so trije tipični predstavniki univerzalnih premičnih registrov serije K155, KM155 in K500.

Čip IR13 ( Slika 15 a) je osem-bitni reverzibilni premični register z dovoljeno taktno frekvenco do 25 MHz in porabo toka do 40 mA. Ima vzporedne vhode in izhode, asinhroni vhod za ponastavitev, DSL (levi premik) in DSR (desni premik) vhoda na podlagi diferenciala taktnega impulza C, vhoda za izbiro načina S0 in S1. Pri S0 = 0, S1 = 1 se informacije premaknejo v desno, pri S0 = 1, S1 = 0 – v levo, pri S0 = S1 = 1 pa se informacije zapišejo v register.

Čip IR141 ( Slika 15 b) je univerzalni štiribitni premični register, zgrajen na emitersko sklopljeni logiki. Urna frekvenca– do 150 MHz. Poraba toka je najmanj 120 mA. Pri S0 = 0, S1 = 1 se informacija premakne v desno, pri S0 = 1, S1 = 0 – v levo, pri S0 = S1 = 1 – shranjevanje številke, pri S0 = S1 = 0 – nastavitev. število.

IR1 mikrovezje ( Slika 15 in) je premični register s sinhronim zapisovanjem informacij na flip-flop RS. Vhodi 1 – 4 so namenjeni vzporednemu zapisovanju informacij, vhod D je zaporednemu zapisovanju. Vhod V – krmiljenje. Pri V = 0 vezje deluje kot premični register na podlagi negativnega roba (od 1 do 0) signala C1, pri V = 1 pa vezje deluje v načinu sinhronega zapisa v register vhodnih signalov 1. – 4 na podlagi negativnega roba signala C2.

Registri z različnimi vrstami vhoda in izhoda služijo kot glavni bloki pretvornikov vzporednih kod v serijske in obratno. Vklopljeno Slika 16 prikazuje vezje paralelno-serijskega pretvornika kode na osnovi osembitnega registra tipa SI/PO/SO. V tem vezju negativni začetni impulz St, ki nastavi nivo logične ničle na zgornjem vhodu elementa 1, ustvari en vzporedni signal za sprejem podatkov na vhodu L (Load), prek katerega se pretvorjena beseda naloži v bite 1– 7 registra in v bit nič – konstanta 0. Na serijski vhod DSR se privede konstanta 1. Tako se po nalaganju v registru oblikuje beseda. Urni impulzi, ki pridejo na vhod C, povzročijo premik besede v desno. Shift izpiše besedo v zaporedni obliki skozi izhod Q7. Za informacijskimi biti je 0, ki ji sledi veriga enic. Medtem ko se ničla ne odstrani iz registra, na izhodu elementa 2 deluje en sam signal. Po izhodu ničle postanejo vsi vhodi elementa 2 enojni, njegov izhod postane nič in ustvari signal skozi element 1 samodejni prenos naslednjo besedo, po kateri se cikel pretvorbe ponovi.

Slika 16. Vzporedno s serijskim pretvorniškim vezjem

Sodobni registri so slabo primerni za izvajanje bitnih logičnih operacij, vendar jih je po potrebi mogoče izvesti z uporabo registrov na flip-flopih RS. Za izvedbo operacije ALI se prva beseda poda na vhod S statičnega registra z začetnim ničelnim stanjem, katerega števke enote nastavijo ustrezne flip-flope. Nato se brez ponastavitve registra druga beseda posreduje izhodom S.

Pri izvajanju bitne operacije IN v prvem taktu se prva beseda posreduje S vhodom registra, pri čemer se vzpostavijo tisti biti registra, v katerih ima ta beseda enice. Nato je treba drugo besedo uporabiti za register. Da bi register ohranil enote le v tistih bitih, v katerih imata obe besedi enote, se druga beseda na vhode R flip-flopov dovaja v inverzni obliki.

Seštevanje po modulu 2 lahko izvede vezje z flip-flopi tipa T v bitih, tako da se nanj časovno zaporedno dodata dve besedi.

4. Zasnova vezja premikalnega registra

4.1. Začetni podatki

Urni impulzi so nastavljeni na pozitivno polarnost.

4.2. Postopek načrtovanja premičnega registra

a) Upoštevanje splošnih zahtev za oblikovanje registra.

b) Razvoj premičnega registra.

c) Opis delovanja razvitega vezja.

4.3. Razvoj štirifaznega premičnega registra

Treba je razviti štirifazni premični register z uporabo flip-flopov RS. Naj bo desno prestavljanje. Za to potrebujemo štiri sinhrone RS flip-flope s sinhronizacijo robov taktnega impulza in določeno število logičnih elementov za ustvarjanje prenosnih vezij. Ker imajo premični registri s serijskim vhodom in izhodom nizko zmogljivost, bomo razvili vezje z vzporednim vhodom in izhodom.

Slika 17. Razvito vezje desnopomičnega sinhronskega registra na flip-flopih RS

Z invertiranjem signala na prožilnih vhodih zagotovimo, da dovod napetosti istih nivojev na S in R vhoda ni mogoč. To pomeni, da ko je S = 0, R = 1, dobimo na izhodu 0, ko S = 1, R = 0, dobimo na izhodu 1. Na vhode premikalnega registra je potrebno vgraditi štiri elemente z naslednjo tabelo resnic:

S povezavo četrtega izhoda s prvim vhodom dobimo obročni desno pomični register. Informacije iz izhoda Q4 se ne bodo izgubile, ampak bodo ponovno krožile.

Ker je tak premični register štiribitni, bo število možnih kombinacij na vhodu 16. Oglejmo si delovanje našega registra, ko je na vhod dobavljenih nekaj kombinacij.

Kombinacija št.	Vhod		Izhod
Kombinacija št.		ura št.

5. Zaključek

Tečajna naloga je preučila klasifikacijo registrov in principe njihovega delovanja. Upoštevani so tipi in principi delovanja sprožilcev kot glavnih komponent registrov. Podrobno smo pregledali premične registre in še posebej premične registre na flip-flopih RS.

Zasnovan je bil tudi desnopremični obročni sinhroni štiribitni register, ki temelji na štirih RS flip-flopih in osmih logičnih elementih. Navedena je tabela, ki opisuje delovanje registra za nekatere vhodne kombinacije.

6. Seznam uporabljene literature

1. Prjanišnikov V.A. Elektronika (tečaj predavanj). – S-P., 1998

2. Skarzhepa V.A., Lutsenko A.N. Elektronika in mikrovezja (prvi del). – K.: Višja šola, 1989

3. Budishchev M.S. Elektrotehnika, elektronika in mikroprocesorska tehnika. – L.: Plakat, 2001

4. Ugrjumov E.P. Digitalno vezje. – S-P., 2000

5. Imenik sodobnih integriranih vezij

Flip-flop shift register je niz flip-flopov z določenimi povezavami med njimi, v katerih delujejo kot ena sama naprava. Zaporedni (premikalni) registri so veriga bitnih vezij, povezanih s prenosnimi vezji.

V enocikličnih registrih z enobitnim zamikom v desno (slika 7) se beseda premakne, ko je sprejet sinhronizacijski signal. Vhod in izhod sta serijska (DSR - Data Serial Right). Na sliki 8 je prikazano vezje registra s pomikom v levo (DSL data input - Data Serial Left), na sliki 9 pa je prikazan princip konstrukcije reverznega registra, v katerem so povezave med flip-flopi z obema sosednjima bitoma, vendar ustrezni signali dovoljujejo samo delovanje ene od teh povezav (ukaza "levo" in "desno" nista podana hkrati).

Slika 7. Vezje registra desnega premika

Slika 8. Vezje levega registrskega pomika

Slika 9. Vezje povratnega registra

Premik levo

Premik desno

Vnos podatkov v register je mogoč na različne načine, najpogosteje pa se uporablja vzporedni ali zaporedni vnos, pri katerem se binarno število vpisuje bodisi hkrati v vse bite registra bodisi zaporedno v času v posamezne bite. V števcih impulzov se uporabljajo premični registri z zaporednim vnosom in izhodom informacij ter s premikom v desno. Slika 10 a prikazuje diagram štiribitnega premikalnega registra izdelanega na flip-flopih RS. V tem vezju je vsak izhod Q flip-flopa povezan z vhodom S naslednje številke, vsak izhod pa je povezan z vhodom R. Vhodi ure vseh flip-flopov so povezani skupaj in sinhronizacijski signal je prejme en skupni impulz skozi vrata NAND (DD7). Stanje prvega prožilca določajo vhodni signali na vhodih X1, X2 logičnega elementa IN-NE (DD5). Trenutne informacije se dovajajo na vhod X1, signal pa omogoča njihov prenos na vhod X2. Vrata NOT (DD6) se uporabljajo za invertiranje vhodnega signala, uporabljenega na vhodu S.

Slika 10 b prikazuje časovne diagrame izhodnih signalov prožilnikov in stanje registrov pri zapisu posameznega signala na prvo števko. Če se ob prihodu prvega taktnega impulza na vhodih X1 in X2 nastavijo signali X1 = X2 = 1, ki se nato odstranijo s prihodom drugega taktnega impulza, bo posledično signal Q1 = 1 S prihodom drugega taktnega impulza se prvi sprožilec zapiše signal Q1 = 0, na izhodu drugega prožilca pa se pojavi signal Q2 = 1, ki je bil prej na izhodu drugi sprožilec. Ko prispejo naslednji taktni impulzi, se en sam signal zaporedno premakne na tretji in četrti flip-flop, po katerem se vsi flip-flop nastavijo na ničelno stanje.

Slika 10. Shema štirifaznega premičnega registra, časovni diagrami njegovih signalov in stanja registra pri zapisovanju posameznega signala na prvo števko

Shift registri se lahko izvajajo tudi z D flip-flops ali JK flip-flops. Vsi menjalni registri imajo naslednje določbe:

1) potrebno je vnaprej nastaviti začetno stanje in vnesti enoto v prvi sprožilec
2) za register n flip-flopov se po prihodu n vhodnih taktnih impulzov izpiše prvotno vnesena enota, zaradi česar so neposredni izhodi vseh registrov v ničelnem stanju.

Čipi integriranega premičnega registra so reverzibilni, to pomeni, da izvajajo premik v katero koli smer: levo ali desno. Smer premika je določena z vrednostjo krmilnega signala.

Slika 11. Izvedba premikalnega registra na enosmernih RS flip-flopih

Serijski premični register ima dve pomanjkljivosti: omogoča vnos samo enega bita informacije na vsak taktni impulz, poleg tega pa se vsakič, ko se informacija v registru premakne v desno, izgubi skrajni desni informacijski bit. Slika 12 prikazuje sistem, ki omogoča sočasno vzporedno nalaganje 4 bitov informacije.

Slika 12. Blokovni diagram 4-bitnega vzporednega registra

Slika 13. Logični diagram štiribitnega vzporednega obročnega registra

Vezje 4-bitnega vzporednega obročnega premikalnega registra je prikazano na sliki 13. V tem premikalnem registru so uporabljeni štirje flip-flopi JK. Zahvaljujoč povratni zanki bodo informacije, vnesene v register, ki se običajno izgubijo na izhodu četrtega flip-flopa, krožile skozi premični register. Signal za brisanje registra (nastavitev njegovih izhodov v stanje 0000) je logična raven 0 na vhodu CLR. Vhodi za vzporedno nalaganje podatkov 1, 2, 3 in 4 so povezani z vhodi za prednastavitev sprožilcev (PS), kar omogoča nastavitev logike 1 na kateri koli izhod (1, 2, 3, 4). Če se na enega od teh vhodov vsaj za kratek čas uporabi logična 0, bo na ustreznem izhodu nastavljena logična 1. Uporaba taktnih impulzov na vhodih C vseh flip-flopov JK povzroči premik informacij v registru na prav. Iz četrtega prožilca se podatki prenašajo na prvi prožilec (krožno gibanje informacij).

Proga št.
		ura št.

Načelo delovanja vzporednega premikalnega registra je opisano v tabeli 1. Ko je napajanje vklopljeno, lahko na izhodih registra nastavimo poljubno binarno kombinacijo, kot je na primer v 1. vrstici tabele. Uporaba logične 0 na vhodih flip-flopov CLR sproži brisanje registra (vrstica 2). Nato (3. vrstica) se v register naloži binarna kombinacija 0100. Zaporedni taktni impulzi povzročijo premik vpisane informacije v desno (4. - 8. vrstica). V 5. in 6. vrstici: tisti iz skrajno desnega japonke (četrti) se prenese na skrajno levi natikač (prvi). V tem primeru lahko govorimo o krožnem gibanju enote v registru. Nato (vrstica 9) se brisanje registra ponovno sproži z uporabo vnosa CLR. Naložena je nova binarna kombinacija 0110 (vrstica 10). Uporaba 5 taktnih impulzov (vrstice 11-15) povzroči krožni premik informacij za 5 položajev v desno. Za vrnitev podatkov v prvotno stanje so potrebni 4 urni impulzi.

Če prekinemo povratno zanko v premikalnem registru na sliki 13, bomo dobili navaden vzporedni premikalni register: možnost krožnega gibanja informacij bo izključena.

Slika 14. Triciklični premični register na flip-flopih RS

1. Kazalo

2. Uvod ………………………………………………………………………………… 2

3. Pregled literarnih virov ………………………………… 3

3.1. Splošne informacije o registrih ………………………………… 3

3.2. Splošne informacije o sprožilcih…………………………….…... 6

3.3. Shift registri……………………………………….. 12

3.4. Univerzalni registri…………………………………….. 20

4. Razvoj vezja premikalnega registra ………………………………… 24

4.1. Začetni podatki ………………………………………………… 24

4.2. Postopek za razvoj registra premika …………………..……… 24

4.3. Razvoj štirifaznega premičnega registra…………………… 25

5. Zaključek………………………………………………………………. 27

6. Seznam referenc …………………………………. 28

2. Uvod

Registri– najpogostejše komponente digitalnih naprav. Delujejo na podlagi številnih povezanih spremenljivk, ki sestavljajo besedo. Nad besedami se izvajajo številne operacije: sprejem, izdaja, shranjevanje, premik v bitni mreži, bitne logične operacije.

Za premikanje se uporabljajo premični (zaporedni) registri n-bitna števila v eno smer. Poleg tega jih je mogoče uporabiti za premik neštevilčnih informacij.

3. Pregled literarnih virov

3.1. Splošne informacije o registrih

Registre sestavljajo bitna vezja, ki vsebujejo flip-flope in največkrat tudi logične elemente. Delujejo kot ena enota.

V vzporednih registrih so besede sprejete in oddane v vseh bitih hkrati. Shranjujejo besede, ki so lahko podvržene bitnim logičnim transformacijam.

Slika 1. Diagram statičnega registra (a) in njegove konvencionalne grafične oznake (b)

Za sodobno vezjetehniko je značilna gradnja registrov na flip-flopih tipa D, predvsem z dinamičnim krmiljenjem. Mnogi imajo izhode s tretjim stanjem. Nekateri registri so razvrščeni kot vmesni registri, kar pomeni, da so zasnovani za delo z velikimi kapacitivnimi in/ali nizkoupornimi aktivnimi bremeni. To zagotavlja njihovo delovanje neposredno na avtocesti (brez dodatnih vmesniških vezij).

Statični registri se uporabljajo za ustvarjanje blokov registrskega pomnilnika - datotek registrov.

Glavne funkcije registrov:

1) Shranjevanje informacij,

2) Sprejem informacij,

3) Zagotavljanje informacij,

4) Premik informacij,

5) Pretvorba kode,

6) Nastavitev želene številke na nič ali ena,

7) Bitne logične operacije: disjunkcija, konjunkcija, seštevanje po modulu 2.

3.2. Razumevanje sprožilcev

Sprožilci - velik razred električnih naprav, ki mu omogočajo, da dolgo časa ostane v enem od dveh (ali več) stabilnih stanj in ju izmenjuje pod vplivom zunanjih signalov (kot posledica regenerativnega procesa (prehodni proces v električnem tokokrogu, ki je zajet). s sliko)).

Sprožilec je impulzna logična naprava s pomnilnikom (pomnilniški element – zapah).

Obstaja več kot ducat različnih integralnih sprožilcev. Njihova razvrstitev temelji na:

Funkcionalni znak

Metoda za zapisovanje informacij v sprožilec.

Glede na funkcionalne značilnosti ločimo T-prožilce, JK-sprožilce, RS-prožilce, D-prožilce, kombinirane prožilce (TV, DV, E, R) itd.

Glede na način beleženja (sprejemanja) informacij jih ločimo:

8) Asinhroni sprožilci:

a) z notranjim zamikom;

b) krmiljen z nivojem vhodnega impulza;

9) Sinhroni sprožilci (taktirani):

a) z notranjim zamikom;

b) nadzoruje raven časovnega impulza:

Enociklično delovanje (enostopenjski);

Večkratno delovanje.

Nadzor roba časovnega impulza: Nadzor padca časovnega impulza: Nadzor zgornjega nivoja časovnega impulza:

Nadzor spodnjega nivoja časovnega impulza:

Taktni prožilci z notranjo zakasnitvijo (sprožijo se ob koncu signala) so praviloma enosmerni. Večciklični sprožilci sprožijo po n-nega impulza.

Slika 2. Sinhroni RS sprožilec

Najenostavnejši RS sprožilec ima poleg vhodov še dva izhoda. Izhodi kažejo Q in

. Izhod Q imenujemo neposredno, a - obratno. Napetostni nivoji na obeh izhodih so medsebojno inverzni: če signal Q= 1, potem = 0 ali če Q= 0, nato = 1. Prav tako je treba opozoriti, da je stanje sprožilca, v katerem Q= 1, a = 0, imenujemo enota. Ko je sprožilec nič Q= 0 in = 1. Ko signali prispejo na vhode sprožilca, odvisno od njegovega stanja pride do preklopa ali pa se ohrani prvotno stanje.

Slika 3. - sprožilec: njegova konvencionalna grafična oznaka in vezje z dvema logičnima elementoma IN-NE

Shift registri se pogosto uporabljajo za shranjevanje in obdelavo informacij v mikroračunalnikih. Premikovni register je sestavljen iz niza flip-flopov (po enega za vsak bit informacije), povezanih tako, da je izhod vsakega flip-flopa povezan z vhodom naslednjega. Informacije v registru se z vsakim taktnim impulzom premaknejo za en bit v desno ali levo. Ta naprava je idealna za obdelavo serijskih informacij (dobavljenih po en bit naenkrat), pretvorbo vzporednih informacij (vsi biti prispejo hkrati) v serijske in serijskih v vzporedne.

Premični registri so implementirani na SIS napravah, izdelanih na flip-flopih RS, JK ali D, razlike med njimi pa so predvsem v načinu obdelave vhodnih in izhodnih podatkov. V tem razdelku so opisane glavne vrste teh registrov.

riž. 2.29. Tipičen 4-bitni register s serijskim vhodom.

riž. 2.30. Časovni diagram delovanja 4-bitnega premikalnega registra.

Serijski vhodni premični register.

Serijski vhodni premični register je naprava, v katero se podatki vnašajo zaporedno, kot je prikazano na sl. 2.29 za 4-bitni premični register. V tem primeru se uporabljajo D-sprožilci. Register deluje na naslednji način. V začetnem položaju se impulz ponastavitve (logična 0) uporabi za vhod »Nastavi na 0«, pri čemer se izhodi Q 0 -Q 3 nastavijo na 0. Nato se prvi bit podatkov pošlje serijskemu vhodu. Ko je Q 0 izpostavljen naraščajočemu robu prvega taktnega impulza, dobi vrednost, ki je enaka D 1 . Nato se D 2 dovaja na serijski vhod. Ko je izpostavljen vodilnemu robu drugega taktnega impulza, je Q 0 =D 2 in Q 1 =D 1 . Ta proces se nadaljuje, po štirih taktnih impulzih imamo Q 0 =D 4, Q 1 =D 3, Q 2 =D 3, Q 3 =D 1. Časovni diagram za zaporedno prihajajoče vhodne podatke je prikazan na sl. 2.30.

Izhod podatkov je lahko zaporedni ali vzporedni. V slednjem primeru premični register deluje kot zaporedno-vzporedni pretvornik. Očitno za premične registre, ki imajo veliko število bitov (več kot osem), vzporedni izhodi niso praktični zaradi velikega števila izhodov v paketu IC. Obstajajo premikalni registri z več kot 1000 bitov.

Vzporedni vhodni premični register

Premični register z vzporednim vhodom je naprava, v katero vhodni podatki prihajajo hkrati po vzporednih informacijskih kanalih (slika 2.31).Podatki se v register zapisujejo na naslednji način. Najprej se vsebina registra ponastavi z uporabo impulza (logična 0) na vhodu »Nastavi na 0«. Nato se D 1 -D 4 dovaja na vhode in impulz (logična 1) se dovaja na snemalni vhod. To povzroči, da se informacije zapišejo v vse registre z uporabo prednastavljenih vhodov. Nato se z vsakim taktnim impulzom informacija premakne za en bit v desno. Izhod podatkov je lahko zaporedni ali vzporedni. Številni premikalni registri na osnovi IC imajo vzporedni vhod in serijski izhod. Te naprave so znane kot vzporedno-serijski pretvorniki.

V zgoraj opisanih pomičnih registrih je bil premik narejen v eno smer pri vsakem taktnem impulzu. V mnogih primerih pa je zaželeno, da lahko informacije premikamo levo in desno. Registri, ki imajo to zmožnost, se imenujejo reverzibilni pomični registri. Krmiljenje premika v takih registrih se izvede s povezovanjem izhodov flip-flopov z ustreznimi vhodi pri premiku levo ali desno. Smer prestavljanja se krmili z vnosom "Način delovanja". Reverzibilni premični registri s serijskimi in vzporednimi vhodi in izhodi se imenujejo univerzalni premični registri.

riž. 2.31. Tipičen 4-bitni premikalni register z vzporednim izhodom.

Primer registracije

V mikrovezju IR1 je vsak bit oblikovan s sinhronim dvostopenjskim sprožilcem RS z vhodno logiko (slika 2.32). Premični register vam omogoča izvajanje naslednjih načinov delovanja: snemanje informacij z uporabo vzporedne kode; premik v desno; premik levo. Način delovanja registra se krmili preko vhodov VI, V2, C1, C2 (pin 1, 6, 9, 8).

riž. 2.32. Logična struktura IR1 mikrovezja

Za pisanje v informacijski register z uporabo vzporedne kode uporabite visoko napetost na krmilnem vhodu načina V2, nizko napetost na vhodu C2 in informacijske signale na vhodih D1 - D8. Napetost na vhodih C1, VI je lahko poljubna. Za premik informacij, zapisanih v vzporedni kodi, v desno, se na vhod C2 (pin 8) uporabijo taktni impulzi. V tem primeru je treba napetost na vhodu V2 (pin 6) vzdrževati na visoki ravni. Pri izvajanju operacij s podatki, predstavljenimi v serijski kodi, se vhodne informacije v obliki zaporedja impulzov dovajajo na informacijski vhod VI (pin 1), taktni impulzi na sinhronizacijski vhod C1 (pin 9) in nizka napetost se vzdržuje na vhodih V2, D1 - D8. Načini delovanja IS IR1 za različne vrste snemanja informacij so predstavljeni v tabeli. 2.11.

Pri premiku v levo se na vhod za izbiro načina V2 dovaja napetost visokega nivoja, ki blokira prehod taktnih impulzov za premik v desno. Če v tem primeru vzporedna koda števila ni dovedena na vhode vzporedne kode bitov D1 - D8, ampak je izhod zadnjega bita povezan z vhodom vzporedne kode prejšnjega bita, izhod s podobnim vhodom prejšnjega bita itd., potem dobimo levi premik register. Vnos serijske kode je v tem primeru vnos vzporedne kode zadnjega bita premikalnega registra.

Mikrovezja IR1 se lahko uporabljajo kot glavni element v pomnilniških napravah z aritmetičnim vmesnim pomnilnikom, zakasnitveni element za n taktov, pretvornik serijskih kod v vzporedne in obratno, frekvenčni delilnik, razdelilnik impulzov z zanko itd.

Registrirajte se. Shift register

Register je naprava, narejena iz natikačev za izvajanje niza dejanj z binarnimi številkami. Za tiste, ki ne veste, kaj je sprožilec, priporočamo, da se seznanite z najpreprostejšim sprožilcem RS.

Najenostavnejša funkcija registrov je zapomniti številko in jo shraniti za daljši čas. Te naprave se imenujejo registri za shranjevanje. Tukaj je preprost primer.

Številka, ki jo je treba shraniti, je dobavljena na vhodih D0 - D2. Takoj ko se na vhodu C pojavi sinhronizacijski impulz, se številka zapiše na sprožilec in spremeni njihovo stanje. Slika prikazuje tribitni hranilni register. Ko je številka 111 2 dobavljena na vhodih, se bo pojavila tudi na neposrednih izhodih sprožilcev ( Q0 - Q2). Pri inverznih izhodih ( Q0 - Q2) bo seveda 000 2 . Signal R ( Ponastaviti) ali ponastavitev, se flip-flops nastavijo na ničelno stanje.

Običajno se uporabljajo registri, sestavljeni iz 4, 8 ali 16 flip-flopov. Slika štiribitnega registra na diagrami vezja lahko takole.

Slika ne prikazuje inverznih izhodov sprožilcev in signala R. Registri so vedno označeni z latiničnimi črkami RG. Če se register premika, se pod oznako nariše puščica, usmerjena v levo, desno ali dvojno.

Shift registri ali premični registri.

Premični register je naprava, sestavljena iz več zaporedno povezanih flip-flopov, katerih število določa kapaciteto registra. Registri se pogosto uporabljajo v računalniška tehnologija za pretvorbo kod. Vzporedno s serijskim in obratno.

Poleg tega so premični registri osnova ( ALU) aritmetično-logične naprave, saj ko binarno število, zapisano v registru, premaknemo za eno mesto v levo, se število pomnoži z dve, in ko premaknemo število za eno mesto v desno, se število deli z dva. . Zato je najbolj razširjena reverzibilen oz dvosmerno registri.

Razmislite o štiribitnem premikalnem registru, ki pretvarja zaporedno binarno kodo v vzporedno binarno kodo. Uporaba serijske kode je utemeljena z dejstvom, da je mogoče po eni liniji prenesti ogromne količine informacij. Primer tega bi bilo univerzalno serijsko vodilo - vrata USB katera koli naprava. Število sprožilcev v tem registru je lahko poljubno. Dovolj je, da priključite neposredni izhod Q3 z D vnos naslednjega sprožilca in tako naprej, dokler ni dosežena zahtevana zmogljivost.

Register deluje na naslednji način. Na vhod pride prvi informacijski bit D0. Hkrati s tem bitom pride na vhod taktni impulz Z. Vložki Z vsi sprožilci, vključeni v register, so med seboj združeni. S prihodom prvega taktnega impulza se raven na vhodu D0 zapisano na prvi sprožilec in iz izhoda Q0 pride na vhod naslednjega prožilca, vendar do pisanja na drugi prožilec ne pride, ker se je taktni impulz že končal.

Ko pride naslednji taktni impulz, se raven, ki je prisotna na vhodu drugega flip-flopa, shrani vanj in gre na vhod tretjega flip-flopa. Istočasno se naslednji informacijski bit shrani v prvi flip-flop. Po prihodu četrtega taktnega impulza bodo logični nivoji, ki so bili zaporedno prejeti na vhodu, zabeleženi v štirih flip-flopih registra D0.

Recimo, da so to ravni 0110 2. Potem pa to binarno število se lahko prikaže s priključitvijo LED na sprožilne izhode. Tako je obravnavani register prikazan na shematskem diagramu.

Vidi se, da je na običajni sliki puščica - indikator, da gre za premični register.

Poglejmo, kako deluje štiribitni univerzalni premični register. K155IR1(analogno - SN7495N). Tukaj je njegova notranja struktura.

Register vsebuje štiri D-flip-flope, ki so med seboj povezani z dodatnimi IN - ALI logičnimi elementi, ki omogočajo izvajanje različnih funkcij. Na diagramu:

V2 - krmilni vhod. Uporablja se za izbiro načina delovanja registra.

Q1 - Q4 izhodi sprožilcev, iz katerih je odstranjena vzporedna koda.

V1 - vhod za vnos serijske kode.

C1, C2 - urni impulzi.

D1 - D4 - vhodi za pisanje vzporedne kode.

Algoritem delovanja registra je naslednji. Če se na vhod V2 uporabi nizek potencial, se taktni impulzi uporabijo na C1, informacijski biti pa na vhod V1, nato se register premakne v desno. Po prejemu štirih bitov na izhodih flip-flopov Q1 - Q4 dobimo vzporedno kodo. Na ta način se serijska koda pretvori v vzporedno.

Za obratno pretvorbo se vzporedna koda zapiše na vhode D1 - D4, pri čemer se uporabi visok potencial za vhod V2 in taktni impulzi za vhod C2. Nato z uporabo nizkega potenciala na vhod V2 in taktnih impulzov na vhod C1 premaknemo posneto kodo in serijska koda se odstrani iz izhoda zadnjega sprožilca.

Po strukturi je to eden najpreprostejših premičnih registrov.

Premični registri v digitalni tehniki so lahko osnova, na kateri se sestavljajo sklopi z zanimivimi lastnostmi. To so na primer obročni števci, ki jih imenujemo Johnsonovi števci. Tak števec ima dvakrat večje število stanj, kot je število njegovih sestavnih flip-flopov. Na primer, če je obročni števec sestavljen iz treh flip-flopov, bo imel šest stabilnih stanj. Na vhod števca se ne dovaja nič razen taktnih impulzov. V začetnem stanju so vsi flip-flopi "ponastavljeni", to pomeni, da so na neposrednih izhodih sprožilcev logične ničle, na vhodu pa D prvi prožilec iz inverznega izhoda tretjega prožilca je logična enota. Začnimo pošiljati taktne impulze in postopek se začne.

Tabela resnic jasno prikazuje, kako se spremeni binarna koda, ko prispe šest taktnih impulzov.

n	2. vprašanje	V1	Q 0
1	0	0	1
2	0	1	1
3	1	1	1
4	1	1	0
5	1	0	0
6	0	0	0

Zdaj veste, kaj je register in kako ga je mogoče uporabiti v praksi. Osnova vsakega registra je sprožilec. Število flip-flopov v registru določa njegovo kapaciteto. Tisti, ki se zanimate za mikrokrmilnike, veste, da je najpomembnejši element vsakega mikrokrmilnika, pa naj bo to PIC, AVR, STM ali MSP, register.