Thyratron skiftregister. Använda skiftregister. SHCP – klockingång

1. Innehållsförteckning

2. Inledning ……………………………………………………………………………………… 2

3. Genomgång av litterära källor ………………………………… 3

3.1. Allmän information om register……………………………………… 3

3.2. Allmän information om triggers………………………………….…... 6

3.3. Skiftregister……………………………………….. 12

3.4. Universella register………………………………………….. 20

4. Utveckling av en skiftregisterkrets ………………………………… 24

4.1. Initial data ……………………………………………………… 24

4.2. Tillvägagångssätt för att utveckla ett skiftregister…………………..……… 24

4.3. Utveckling av ett fyrfas skiftregister………………………… 25

5. Sammanfattning……………………………………………………………. 27

6. Lista över referenser …………………………………………. 28

2. Introduktion

Register– de vanligaste komponenterna i digitala enheter. De arbetar på de många relaterade variablerna som utgör ett ord. Ett antal operationer utförs på ord: ta emot, utfärda, lagra, skifta i bitrutnätet, bitvis logiska operationer.

Skiftregister (sekventiellt) används för skiftning n-bitnummer i en riktning. Dessutom kan de användas för att flytta icke-numerisk information.

Skiftregister används som lagringsenheter, som omvandlare av seriell kod till parallell, som fördröjningsenheter och pulsräknare (användningen av skiftregister som räknare är dock ganska oekonomiskt).

3. Genomgång av litteraturkällor

3.1. Allmän information om register

Beroende på antalet variabla transmissionslinjer är register uppdelade i enfas och parafas, och enligt synkroniseringssystemet i encykel, push-pull och flercykel. Den huvudsakliga klassificeringsfunktionen är dock metoden för att ta emot och utfärda data. På denna grund skiljer de parallell (statisk) register, sekventiell (skiftande) Och parallell-seriell .

I parallella register tas ord emot och matas ut i alla bitar samtidigt. De lagrar ord som kan utsättas för bitvis logiska transformationer.

I sekventiella register tas ord emot och matas ut siffra för siffra. De kallas skiftning, eftersom timingsignaler vid inmatning och utmatning av ord flyttar dem i bitrutnätet. Ett skiftregister kan vara icke-reversibelt (med enkelriktade skiftningar) eller reversibelt (med möjlighet att skifta i båda riktningarna).

Seriell-parallella register har in- och utgångar av både seriell och parallell typ. Det finns tillval med seriell ingång och parallell utgång (SIPO, Serial Input – Parallell Output), parallellingång och seriell utgång (PISO, Parallell Input – Serial Output), samt alternativ med möjlighet till valfri kombination av metoder för mottagning och utgivning ord.

I parallella (statiska) register kommunicerar inte bitkretsar med varandra. Gemensamt för bitarna är vanligtvis klockkretsar, reset/set-kretsar, utgång eller mottar tillstånd, det vill säga styrkretsar. En exempelkrets av ett statiskt register byggt på vippor av D-typ med direkta dynamiska ingångar, med återställningsingångar R och tredjetillståndsutgångar styrda av EZ-signalen, visas i Figur 1 .

Bild 1. Diagram över ett statiskt register (a) och dess konventionella grafiska beteckning (b)

Modern kretsteknik kännetecknas av konstruktionen av register på vippor av D-typ, huvudsakligen med dynamisk styrning. Många har utgångar med ett tredje tillstånd. Vissa register klassificeras som buffertregister, det vill säga de är designade för att fungera med stora kapacitiva och/eller låga resistanser aktiva laster. Detta säkerställer att de fungerar direkt på motorvägen (utan ytterligare gränssnittskretsar).

Statiska register används för att skapa block av registerminne—registerfiler.

Huvudfunktioner för register:

1) Datalagring,

2) Mottagande av information,

3) Utfärdande av information,

4) Informationsskifte,

5) Kodkonvertering,

6) Ställ in önskat nummer till noll eller ett,

7) Bitvisa logiska operationer: disjunktion, konjunktion, addition modulo 2.

3.2. Förstå triggers

Triggers – stor klass elektriska apparater, vilket gör att det kan förbli i ett av två (eller flera) stabila tillstånd under lång tid och alternera dem under påverkan av externa signaler (som ett resultat av den regenerativa processen (övergångsprocess i elektrisk krets, som omfattas av PIC)).

En trigger är en pulslogisk enhet med minne (minneselement – spärr).

Det finns mer än ett dussin olika integrerade triggers. Deras klassificering är baserad på:

Funktionellt tecken

En metod för att skriva information till en trigger.

Baserat på deras funktionella egenskaper finns det T-triggers, JK-triggers, RS-triggers, D-triggers, kombinerade triggers (TV, DV, E, R), etc.

Baserat på metoden för att registrera (ta emot) information särskiljs de:

8) Asynkrona utlösare:

a) med intern fördröjning;

b) styrs av ingångspulsnivån;

9) Synkrona triggers (klockade):

a) med intern fördröjning;

b) styrs av nivån på tidspulsen:

Encykelåtgärd (enstegs);

Flera åtgärder.

Information skrivs till klockade triggers endast när en aktiverande klockpuls appliceras. Sådana triggers är indelade i nivåstyrda (en viss signalnivå krävs för drift) och kantstyrda (beror inte på signalnivån, dess närvaro är viktig) av timingpulsen. Klockpulser kallas ibland också synkroniserings-, exekutiva eller kommandosignaler (vanligtvis betecknade i diagram med bokstaven C - Klocka).

Dynamisk ingång kan vara direkt eller invers. Direkt dynamisk styrning möjliggör omkoppling när klocksignalen ändras från noll till ett (). Inverterad dynamisk kontroll - ändring av klocksignalen från ett till noll ().

Timing puls kantkontroll:

Timing pulsavklingningskontroll:

Styrning av den övre nivån av timingpulsen:

Styrning av den lägre nivån av timingpulsen:

Klockade triggers med intern fördröjning (utlöses när signalen slutar) är som regel ensidiga. Flercykel utlöser brand efteråt n-nogo impuls.

RS-triggern har två informationsingångar: S (Set) och R (Reset). Samtidig applicering av S- och R-signaler är inte tillåten. På figur 2 visar en synkron RS-trigger triggad av kanten på tidssignalen.

Figur 2. Synkron RS-trigger

Den enklaste RS-triggern har förutom ingångar även två utgångar. Utgångar indikerar F Och . Utgång F kallas direkt, a - invers. Spänningsnivåerna vid båda utgångarna är ömsesidigt inversa: om signalen F= 1, sedan = 0, eller om F= 0, då = 1. Det bör också noteras att tillståndet för utlösaren i vilken F= 1, a = 0, kallas enhet. När avtryckaren är noll F= 0 och = 1. När signaler anländer till triggerns ingångar, beroende på dess tillstånd, sker antingen omkoppling eller så bevaras det ursprungliga tillståndet.

Bild 3. - trigger: dess konventionella grafiska beteckning och en krets med två logiska element AND-NOT

På Figur 3 den enklaste triggern visas - typ. Endast två NAND-grindar används här. Syftet med ingångarna: - att ställa triggern till ett enda tillstånd och - att återgå till nollläget. Strecken ovanför ingångsbeteckningarna indikerar att vippan växlar när en högnivåingångsspänning ersätts med en lågnivåspänning ( figur 4). Det är lätt att se att när inga signaler tas emot vid ingångarna behåller vippan sitt tillstånd. Om t.ex. F= 1 och = 0, det vill säga utlösaren är i ett enda tillstånd, eftersom utgången på DD1 är ansluten till en av ingångarna på DD2 och utgången på DD2 är ansluten till en av ingångarna på DD1, är spänningen tillämpas på de två ingångarna på DD2

Figur 4. Drifttidsdiagram - utlösare

hög, och vid utgången - låg (= 0) nivå. Samtidigt, vid en av ingångarna på DD1, är spänningen låg, och vid utgången är den hög. Om en signal med den indikerade polariteten nu kommer till ingången (moment t1 , figur 4), kommer triggerns tillstånd inte att ändras, eftersom ankomsten av en signal vid den andra ingången DD1 tillfälligt endast kommer att ändra kombinationen av signaler vid ingångarna (innan signalen skickades var den 1 och 0, men den blev 0 och 0), men utgångstillståndet för DD1 förblir oförändrat. Om däremot en signal kommer till ingången (moment t2), kommer båda ingångarna på DD2 redan att ha spänningar på olika nivåer, tillståndet logiska element kommer att ändras och dess utgång kommer att ha en hög spänning. Båda ingångarna på DD1 kommer att ha högnivåspänningar och låga spänningar vid utgången, det vill säga triggern kommer att "vända" och gå in i ett annat tillstånd: F= 0 och = 1.

Av ovanstående följer att en förändring av triggerns tillstånd endast inträffar när lågnivåsignaler alternerar vid ingångarna och . Dessutom, om sådana signaler anländer till båda ingångarna samtidigt, kommer tillståndet för utlösaren att bli odefinierat efter att de har avslutats (tillstånd F= 0 eller F= 1 lika troligt). Därför är samtidiga lågnivåsignaler inte tillåtna på båda ingångarna.

Funktionen av en utlösare kännetecknas av en tabell över tillstånd (index n Och n+1 indikera att signalen tillhör ett ögonblick tn och nästa efter honom tn+1):





		Osäkert tillstånd

Samtidig matning av lågnivåspänning till båda ingångarna på triggern är inte tillåten.

En trigger av RS-typ, som en flip-flop, "kommer ihåg" vilken av de två ingångarna (R eller S) som tog emot den sista signalen: om ingången är R, är triggern i nollläge ( F= 0 och = 1), och om ingången är S, då i ett enda tillstånd ( F= 1 och = 0).

Bild 5. R.S. - trigger: dess konventionella grafiska beteckning och krets med fyra logiska element AND-NOT

På Figur 5 visar ett diagram över en RS-vippa gjord på NAND-logikelement. Den skiljer sig från vippkretsen genom att en växelriktare (DD3 och DD4) läggs till varje ingång, som endast ger den erforderliga nivån av insignaler.

Ändring av ingångssignaler från låg till hög leder till en förändring av triggerns tillstånd (moment t1, t2, t2 och t5; i stunden t4 ingen rollover inträffar, eftersom utlösaren redan var inställd på singeltillståndet vid föregående ögonblick - t3, Bild 6).

Bild 6. Tidsdiagram för RS-drift - utlösare

Allt som sägs angående RS-triggern gäller även -triggern. Den enda skillnaden gäller inverteringen av insignalsnivåerna (R istället för och S istället för ).

Funktionen av RS-vippan kännetecknas av följande tillståndstabell:





		Osäkert tillstånd

3.3. Skiftregister

Utlösa skiftregister anropa en uppsättning triggers med vissa kopplingar mellan dem, där de fungerar som en enda enhet. Sekventiella (skift)register är en kedja av bitkretsar som är sammankopplade med överföringskretsar.

I enkelcykelregister skiftas en bit åt höger ( figur 7) ordet skiftas när en synkroniseringssignal anländer. Ingång och utgång är seriella (DSR – Data Serial Right). På Figur 8 visar en vänsterförskjuten registerkrets (DSL-dataingång - Data Serial Left), och Bild 9 illustrerar principen för att konstruera ett reversibelt register, där det finns kopplingar mellan vipporna med båda intilliggande bitar, men motsvarande signaler tillåter driften av endast en av dessa anslutningar (kommandon "vänster" och "höger" ges inte samtidigt) .

Bild 7. Högerväxlad registerkrets

Teckning 8 . Vänster skiftregisterkrets

Teckning 9 . Reverserande registerkrets

Enligt synkroniseringskrav, i skiftregister som inte har logiska element i inter-bit-anslutningar, kan enstegsnivåkontrollerade vippor inte användas, eftersom vissa vippor kan växla upprepade gånger under aktiveringsnivåns aktiveringsnivå. klocksignal, vilket är oacceptabelt. I dessa scheman bör triggers med dynamisk kontroll (tvåsteg) användas.

Uppkomsten av logiska element och dessutom logiska kretsar av icke-enhetsdjup i inter-bit-anslutningar förenklar uppfyllandet av driftvillkoren för register och utökar utbudet av typer av vippor som är lämpliga för dessa kretsar.

Flercykelskiftregister styrs av flera klocksekvenser. Av dessa är de mest kända push-pull sådana med huvud- och extraregister, byggda på enkla enstegs triggers styrda av en nivå. Vid klockan Cl skrivs innehållet i huvudregistret om till tilläggsregistret och vid klockan C2 återgår de till huvudregistret, men till intilliggande bitar, vilket motsvarar en ordförskjutning. När det gäller utrustningskostnader och prestanda är detta alternativ nära ett encykelregister med tvåstegs vippor.

Skiftregistret innehåller en uppsättning vippor med vissa anslutningar mellan dem, och organisationen av dessa anslutningar är sådan att när en klockpuls appliceras, gemensam för alla vippor, skiftas utgångstillståndet för varje vippa till den granne. Beroende på organisationen av anslutningar kan denna förskjutning ske till vänster eller höger:

Växla åt vänster

Växla åt höger

Inmatning av uppgifter i registret kan göras olika sätt, dock används oftast parallell eller seriell inmatning, där ett binärt nummer matas in antingen samtidigt i alla bitar i registret eller sekventiellt över tiden i individuella bitar. I pulsräknare används skiftregister med sekventiell in- och utmatning av information och med förskjutning åt höger. På Bild 10 a Diagrammet för ett fyrabitars skiftregister som gjorts på RS-vippor visas. I detta schema, varje utgång F Triggern är ansluten till S-ingången på den efterföljande urladdningen och varje utgång är ansluten till R-ingången. logiskt element (DD7). Tillståndet för den första triggern bestäms av ingångssignalerna vid ingångarna X1, X2 på det AND-NOT logiska elementet (DD5). Aktuell information tillförs ingång X1 och en signal för att tillåta dess överföring till ingång X2. NOT-grinden (DD6) används för att invertera insignalen som tillförs S-ingången.

På Figur 10b Tidsdiagrammen för utsignalerna från vipporna och registrens tillstånd när en enstaka signal skrivs till den första siffran visas. Om, vid ankomsten av den första klockpulsen, signalerna X1 = X2 = 1 ställs in på ingångarna X1 och X2, vilka sedan tas bort vid ankomsten av den andra klockpulsen, kommer signalen som ett resultat att skrivas till första utlösaren F 1 = 1. Med ankomsten av den andra klockpulsen kommer en signal att skrivas till den första triggern F 1 = 0, och en signal kommer att visas vid utgången av den andra triggern F 2 = 1, som tidigare var vid utgången av den andra triggern. När efterföljande klockpulser anländer flyttas en enda signal sekventiellt till de tredje och fjärde vipporna, varefter alla vippor sätts till nolltillståndet.

n	*Q 1*	*Q 2*	*F 3*	*F 4*

Teckning 10 . Diagram över ett fyrfasskiftregister (a), tidsdiagram över dess signaler och registertillstånd när en enstaka signal skrivs till den första siffran (b)

Skiftregister kan också implementeras med D-vippor eller JK-vippor. Alla skiftregister har följande bestämmelser:

1) det är nödvändigt att förinställa initialtillståndet och ange en enhet i den första triggern

2) för registrering från n triggers efter inläggningen n ingångsklockpulser, matas den initialt inmatade enheten ut, som ett resultat av vilket de direkta utgångarna från alla register är i nolltillståndet.

Integrerade skiftregisterchips är reversibla, det vill säga de utför en växling i vilken riktning som helst: vänster eller höger. Skiftets riktning bestäms av värdet på styrsignalen.

Figur 11. Implementering av ett skiftregister på ensidiga RS-vippor

Det seriella skiftregistret har två nackdelar: det tillåter att endast en informationsbit matas in på varje klockpuls, och dessutom, varje gång informationen i registret skiftas åt höger, går informationsbiten längst till höger förlorad. På Bild 12 visar ett system som tillåter samtidig parallellladdning av 4 bitar av information.

Bild 12. Strukturplan 4-bitars parallellregister

Ingångarna 1, 2, 3, 4 i denna enhet är informationsingångar. Detta system kan utrustas med en annan användbar egenskap - möjligheten till cirkulär rörelse av information, när data från enhetens utgång returneras till dess ingång och inte går förlorad.

Bild 13. Logisk krets för ett fyra-bitars parallellt ringregister

Kretsen för ett 4-bitars parallellringskiftregister visas i Bild 13. Detta skiftregister använder fyra JK-vippor. Tack vare kedjan respons informationen som matas in i registret, som vanligtvis går förlorad vid utgången av den fjärde vippan, kommer att cirkulera genom skiftregistret. Signalen för att rensa registret (ställ dess utgångar till tillstånd 0000) är den logiska nivån 0 vid CLR-ingången. Parallella databelastningsingångar 1, 2, 3 och 4 är anslutna till triggerförinställda (PS) ingångar, vilket gör att logik 1 kan ställas in på vilken utgång som helst (1, 2, 3, 4). Om en logisk 0 läggs på en av dessa ingångar även kort, så kommer en logisk 1:a att sättas på motsvarande utgång. Applicering av klockpulser på C-ingångarna på alla JK-vippor leder till en förskjutning av information i registret till höger. Från den fjärde triggern överförs data till den första triggern (cirkulär rörelse av information).

Bord 1.

№ rader	Ingångar		Utgångar
		Klocka nr.
		Klocka nr.

Funktionsprincipen för ett parallellskiftregister beskrivs i bord 1. När strömmen slås på kan vilken binär kombination som helst ställas in vid registerutgångarna, som till exempel på rad 1 i tabellen. Tillämpning av en logisk 0 till ingångarna på CLR-vipporna initierar tömning av registret (rad 2). Därefter (rad 3) laddas den binära kombinationen 0100 i registret. Konsekutiva klockpulser gör att den inmatade informationen skiftar åt höger (raderna 4 - 8). På rad 5 och 6: den från vippan längst till höger (den fjärde) överförs till vippan längst till vänster (den första). I det här fallet kan vi prata om den cirkulära rörelsen av en enhet i registret. Därefter (rad 9), tömning av registret initieras igen med användning av CLR-ingången. Den nya binära kombinationen 0110 laddas (rad 10). Att applicera 5 klockpulser (raderna 11-15) resulterar i en cirkulär förskjutning av information 5 positioner åt höger. Det krävs fyra klockpulser för att återställa data till sitt ursprungliga tillstånd.

Om skiftregistret är av Bild 13 bryta återkopplingsslingan, då får vi ett vanligt parallellskiftregister: möjligheten till cirkulär rörelse av information kommer att uteslutas.

Bild 14. Tretaktsväxlingsregister på RS flip-flops

3.4. Universella register

Ofta, istället för konventionella seriella eller parallella sådana, är det nödvändigt att använda mer komplexa skiftregister: med parallell synkron inspelning av information, reversibel, reversibel med parallell synkron inspelning. Sådana register kallas universell .

Det finns många serier av IC-register, multi-mode (multi-function) eller universella, som kan utföra en uppsättning mikrooperationer. Multi-mode uppnås genom att i samma schema komponera de delar som är nödvändiga för att utföra olika operationer. Styrsignaler som anger vilken typ av arbete som utförs i given tid operationer aktiverar de delar av kretsen som är nödvändiga för detta.

Bild 15. Universalskiftregister: a – K155IR13, b – K500IR141, c – KM155IR1

På Bild 15 tre typiska representanter för universella skiftregister i serierna K155, KM155 och K500 visas.

Chip IR13 ( Figur 15a) är ett åtta-bitars reversibelt skiftregister med en tillåten klockfrekvens på upp till 25 MHz och en strömförbrukning på upp till 40 mA. Den har parallella in- och utgångar, en asynkron återställningsingång, DSL (vänster skift) och DSR (höger skift) ingångar baserade på klockpulsdifferentialen C, lägesvalsingångar S0 och S1. När S0 = 0, S1 = 1 skiftas information åt höger, när S0 = 1, S1 = 0 – till vänster och när S0 = S1 = 1 – skrivs information till registret.

Chip IR141 ( Figur 15b) är ett universellt fyrabitars skiftregister byggt på emitterkopplad logik. Klockfrekvens– upp till 150 MHz. Strömförbrukningen är minst 120 mA. När S0 = 0, S1 = 1, flyttas informationen åt höger, när S0 = 1, S1 = 0 – till vänster, och när S0 = S1 = 1 – lagrar numret, när S0 = S1 = 0 – inställning numret.

IR1 mikrokrets ( Bild 15 tum) är ett skiftregister med synkron registrering av information på RS flip-flops. Ingångarna 1 – 4 är avsedda för parallell inspelning av information, ingång D är för sekventiell inspelning. Ingång V – styrning. När V = 0, fungerar kretsen som ett skiftregister baserat på den negativa flanken (från 1 till 0) av C1-signalen, och när V = 1, arbetar kretsen i moden för synkron skrivning till registret för insignaler 1 – 4 baserat på C2-signalens negativa flank.

Register med olika typer av ingång och utgång fungerar som huvudblocken för omvandlare av parallella koder till seriella och vice versa. På Bild 16 visar en krets av en parallell-till-seriell kodomvandlare baserad på ett åtta-bitars register av SI/PO/SO-typ. I denna krets skapar en negativ startpuls St, som ställer in nivån på logisk noll vid den övre ingången på element 1, en enda parallell datamottagningssignal vid ingång L (Load), genom vilken det konverterade ordet laddas till bitar 1– 7 i registret, och in i bit noll – konstant 0. En konstant 1 appliceras på DSR:ns seriella ingång, så efter laddning bildas ett ord i registret. Klockpulser som anländer till ingång C får ordet att skifta åt höger. Shifts matar ut ordet i seriell form genom utgången av Q7. Efter informationsbitarna finns en 0, följt av en kedja av ettor. Även om noll inte tas bort från registret, fungerar en enda signal vid utgången av element 2. Efter att noll har matats ut blir alla ingångar för element 2 singel, dess utsignal blir noll och genererar en signal genom element 1 automatisk nedladdning nästa ord, varefter omvandlingscykeln upprepas.

Bild 16. Parallell till seriell omvandlarkrets

Moderna register är dåligt lämpade för att utföra bitvisa logiska operationer, men vid behov kan de utföras med hjälp av register på RS-vippor. För att utföra ELLER-operationen matas det första ordet till S-ingången hos det statiska registret med det initiala nolltillståndet, vars enhetssiffror anger motsvarande vippor. Sedan, utan att återställa registret, tillförs det andra ordet till S-utgångarna.

När man utför en bitvis operation OCH i den första klockcykeln, tillförs det första ordet till registrets S-ingångar, vilket etablerar de bitar i registret i vilka detta ord har ettor. Sedan ska det andra ordet appliceras på registret. För att registret ska behålla enheter endast i de bitar i vilka båda orden har enheter, tillförs det andra ordet till R-vippornas ingångar i omvänd form.

Additionsmodulo 2 kan utföras av en krets med vippor av T-typ i bitarna genom att applicera två ord på den sekventiellt i tiden.

4. Design av en skiftregisterkrets

4.1. Inledande data

Klockpulserna är inställda på positiv polaritet.

4.2. Skiftregisterdesignprocedur

a) Hänsyn till allmänna registerutformningskrav.

b) Utveckling av ett skiftregister.

c) Beskrivning av den utvecklade kretsens funktion.

4.3. Utveckling av ett fyrfas skiftregister

Det är nödvändigt att utveckla ett fyrfasskiftregister med RS-vippor. Låt det vara högerskiftande. För att göra detta behöver vi fyra synkrona RS-vippor med klockpulsflanksynkronisering och ett visst antal logiska element för att skapa överföringskretsar. Eftersom skiftregister med seriell ingång och utgång har låg prestanda kommer vi att utveckla en krets med parallell ingång och utgång.

Bild 17. Utvecklad krets av ett högerskiftande synkront register på RS flip-flops

Genom att invertera signalen vid triggeringångarna säkerställer vi att det är omöjligt att leverera spänningar på samma nivåer till S- och R-ingångarna. Det betyder att när S = 0, R = 1 får vi 0 vid utgången, när S = 1, R = 0 får vi 1 vid utgången. Vid skiftregistrets ingångar är det nödvändigt att installera fyra element med följande sanningstabell:

Genom att koppla den fjärde utgången till den första ingången får vi ett ring högerskiftande register. Information från utgång Q4 kommer inte att gå förlorad, utan kommer att återcirkuleras.

Eftersom ett sådant skiftregister är fyra-bitars kommer antalet möjliga kombinationer vid ingången att vara 16. Låt oss överväga hur vårt register fungerar när några kombinationer tillförs ingången.

Kombinationsnr.	Ingång		Utgång
Kombinationsnr.		Klocka nr.

5. Sammanfattning

Kursprojektet undersökte klassificeringen av register och principerna för deras funktion. Typerna och principerna för drift av triggers som huvudkomponenter i register beaktas. Skiftregister och i synnerhet skiftregister på RS flip-flops undersöktes i detalj.

Ett högerskiftande ringsynkront fyrabitarsregister baserat på fyra RS-vippor och åtta logiska element utformades också. En tabell tillhandahålls som beskriver driften av registret för vissa ingångskombinationer.

6. Lista över använda referenser

1. Pryanishnikov V.A. Elektronik (föreläsningskurs). – S-P., 1998

2. Skarzhepa V.A., Lutsenko A.N. Elektronik och mikrokretsar (del ett). – K.: Högre skola, 1989

3. Budishchev M.S. Elektroteknik, elektronik och mikroprocessorteknik. – L.: Affisch, 2001

4. Ugryumov E.P. Digitala kretsar. – S-P., 2000

5. Katalog över moderna integrerade kretsar

Ett flip-flops skiftregister är en uppsättning vippor med vissa kopplingar mellan dem, där de fungerar som en enda enhet. Sekventiella (skift)register är en kedja av bitkretsar som är sammankopplade med överföringskretsar.

I enkelcykelregister med en enbits förskjutning åt höger (figur 7) skiftas ordet när en synkroniseringssignal tas emot. Ingång och utgång är seriella (DSR - Data Serial Right). Figur 8 visar kretsen för ett register med en förskjutning åt vänster (DSL-dataingång - Data Serial Left), och Figur 9 illustrerar principen för att konstruera ett omvänt register, i vilket det finns kopplingar mellan vipporna med båda intilliggande bitar, men motsvarande signaler tillåter endast driften av en av dessa anslutningar (kommandona "vänster" och "höger" ges inte samtidigt).

Figur 7. Högerskiftsregisterkrets

Figur 8. Vänsterskiftregisterkrets

Figur 9. Reverseringsregisterkrets

Växla åt vänster

Växla åt höger

Inmatning av information i ett register kan göras på olika sätt, men oftast används parallell eller sekventiell inmatning, där ett binärt tal läggs in antingen samtidigt i alla bitar i registret, eller sekventiellt över tid i enskilda bitar. I pulsräknare används skiftregister med sekventiell in- och utmatning av information och med förskjutning åt höger. Figur 10a visar ett diagram över ett fyrabitars skiftregister gjort på RS-vippor. I denna krets är varje Q-utgång på vippan ansluten till S-ingången på den efterföljande siffran, och varje utgång är ansluten till R-ingången. Klockingångarna på alla vippor är sammankopplade och synkroniseringssignalen är mottages av en gemensam puls genom NAND-grinden (DD7). Tillståndet för den första triggern bestäms av ingångssignalerna vid ingångarna X1, X2 på det AND-NOT logiska elementet (DD5). Aktuell information tillförs ingång X1 och en signal för att tillåta dess överföring till ingång X2. NOT-grinden (DD6) används för att invertera insignalen som tillförs S-ingången.

Figur 10b visar tidsdiagrammen för utsignalerna från triggarna och tillståndet för registren när en enda signal skrivs till den första siffran. Om, vid ankomsten av den första klockpulsen, signalerna X1 = X2 = 1 sätts vid ingångarna X1 och X2, vilka sedan tas bort vid ankomsten av den andra klockpulsen, kommer som ett resultat signalen Q1 = 1 skrivas till den första triggern. Med ankomsten av den andra klockpulsen kommer den första triggern att registreras signalen Q1 = 0, och signalen Q2 = 1 visas vid utgången av den andra triggern, som tidigare var vid utgången av den andra utlösaren. När efterföljande klockpulser anländer flyttas en enda signal sekventiellt till de tredje och fjärde vipporna, varefter alla vippor sätts till nolltillståndet.

Figur 10. Schematisk beskrivning av ett fyrfasskiftregister, tidsdiagram över dess signaler och registertillstånd vid skrivning av en enstaka signal till den första siffran

Skiftregister kan också implementeras med D-vippor eller JK-vippor. Alla skiftregister har följande bestämmelser:

1) det är nödvändigt att förinställa initialtillståndet och ange en enhet i den första triggern
2) för ett register med n vippor, efter ankomsten av n ingångsklockpulser, matas den initialt inmatade enheten ut, som ett resultat av vilket de direkta utsignalerna från alla register är i nolltillståndet.

Integrerade skiftregisterchips är reversibla, det vill säga de utför en växling i vilken riktning som helst: vänster eller höger. Skiftets riktning bestäms av värdet på styrsignalen.

Figur 11. Implementering av ett skiftregister på ensidiga RS-vippor

Det seriella skiftregistret har två nackdelar: det tillåter att endast en informationsbit matas in på varje klockpuls, och dessutom, varje gång informationen i registret skiftas åt höger, går informationsbiten längst till höger förlorad. Figur 12 visar ett system som tillåter samtidig parallellladdning av 4 bitar av information.

Figur 12. Blockschema över ett 4-bitars parallellregister

Figur 13. Logikdiagram över ett fyrabitars parallellringregister

Kretsen för ett 4-bitars parallellringskiftregister visas i figur 13. Fyra JK-vippor används i detta skiftregister. Tack vare återkopplingsslingan kommer informationen som matas in i registret, som vanligtvis går förlorad vid utgången av den fjärde vippan, att cirkulera genom skiftregistret. Signalen för att rensa registret (ställ dess utgångar till tillstånd 0000) är den logiska nivån 0 vid CLR-ingången. Parallella databelastningsingångar 1, 2, 3 och 4 är anslutna till triggerförinställda (PS) ingångar, vilket gör att logik 1 kan ställas in på vilken utgång som helst (1, 2, 3, 4). Om en logisk 0 läggs på en av dessa ingångar även kort, så kommer en logisk 1:a att sättas på motsvarande utgång. Applicering av klockpulser på C-ingångarna på alla JK-vippor leder till en förskjutning av information i registret till höger. Från den fjärde triggern överförs data till den första triggern (cirkulär rörelse av information).

Linje nr.
		Klocka nr.

Funktionsprincipen för ett parallellskiftregister beskrivs i tabell 1. När strömmen slås på kan vilken binär kombination som helst ställas in vid registerutgångarna, såsom t.ex. i rad 1 i tabellen. Tillämpning av en logisk 0 till ingångarna på CLR-vipporna initierar tömning av registret (rad 2). Därefter (rad 3) laddas den binära kombinationen 0100 i registret. Konsekutiva klockpulser gör att den inmatade informationen skiftar åt höger (raderna 4 - 8). På rad 5 och 6: den från vippan längst till höger (den fjärde) överförs till vippan längst till vänster (den första). I det här fallet kan vi prata om den cirkulära rörelsen av en enhet i registret. Därefter (rad 9), tömning av registret initieras igen med användning av CLR-ingången. Den nya binära kombinationen 0110 laddas (rad 10). Att applicera 5 klockpulser (raderna 11-15) resulterar i en cirkulär förskjutning av information 5 positioner åt höger. Det krävs fyra klockpulser för att återställa data till sitt ursprungliga tillstånd.

Om vi bryter återkopplingsslingan i skiftregistret i figur 13 kommer vi att få ett vanligt parallellt skiftregister: möjligheten till cirkulär rörelse av information kommer att uteslutas.

Figur 14. Tretaktsskiftregister på RS-vippor

1. Innehållsförteckning

2. Inledning ……………………………………………………………………………………… 2

3. Genomgång av litterära källor ………………………………… 3

3.1. Allmän information om register ………………………………… 3

3.2. Allmän information om triggers………………………………….…... 6

3.3. Skiftregister……………………………………….. 12

3.4. Universella register………………………………………….. 20

4. Utveckling av en skiftregisterkrets ………………………………… 24

4.1. Initial data ……………………………………………………… 24

4.2. Tillvägagångssätt för att utveckla ett skiftregister…………………..……… 24

4.3. Utveckling av ett fyrfas skiftregister………………………… 25

5. Sammanfattning……………………………………………………………. 27

6. Lista över referenser …………………………………………. 28

2. Introduktion

Skiftregister (sekventiellt) används för skiftning n-bitnummer i en riktning. Dessutom kan de användas för att flytta icke-numerisk information.

3. Genomgång av litteraturkällor

3.1. Allmän information om register

I parallella register tas ord emot och matas ut i alla bitar samtidigt. De lagrar ord som kan utsättas för bitvis logiska transformationer.

Bild 1. Diagram över ett statiskt register (a) och dess konventionella grafiska beteckning (b)

Modern kretsteknik kännetecknas av konstruktionen av register på vippor av D-typ, huvudsakligen med dynamisk styrning. Många har utgångar med ett tredje tillstånd. Vissa register klassificeras som buffertregister, det vill säga de är designade för att fungera med stora kapacitiva och/eller lågresistans aktiva belastningar. Detta säkerställer att de fungerar direkt på motorvägen (utan ytterligare gränssnittskretsar).

Statiska register används för att skapa block av registerminne—registerfiler.

Huvudfunktioner för register:

1) Informationslagring,

2) Mottagande av information,

3) tillhandahålla information,

4) Informationsskifte,

5) Kodkonvertering,

6) Ställ in önskat nummer till noll eller ett,

7) Bitvisa logiska operationer: disjunktion, konjunktion, addition modulo 2.

3.2. Förstå triggers

Triggers – en stor klass av elektriska apparater som gör att den kan förbli i ett av två (eller flera) stabila tillstånd under lång tid och alternera dem under påverkan av externa signaler (som ett resultat av den regenerativa processen (transient process i en elektrisk krets täckt) av en PIC)).

En trigger är en pulslogisk enhet med minne (minneselement – spärr).

Det finns mer än ett dussin olika integrerade triggers. Deras klassificering är baserad på:

Funktionellt tecken

En metod för att skriva information till en trigger.

Baserat på deras funktionella egenskaper finns det T-triggers, JK-triggers, RS-triggers, D-triggers, kombinerade triggers (TV, DV, E, R), etc.

Baserat på metoden för att registrera (ta emot) information särskiljs de:

8) Asynkrona utlösare:

a) med intern fördröjning;

b) styrs av ingångspulsnivån;

9) Synkrona triggers (klockade):

a) med intern fördröjning;

b) styrs av nivån på tidspulsen:

Encykelåtgärd (enstegs);

Flera åtgärder.

Styrning av flanken av tidtagningspulsen: Styrning av tidtagningspulsens fall: Styrning av den övre nivån av tidtagningspulsen:

Styrning av den lägre nivån av timingpulsen:

Klockade triggers med intern fördröjning (utlöses när signalen slutar) är som regel ensidiga. Flercykel utlöser brand efteråt n-nogo impuls.

Figur 2. Synkron RS-trigger

Den enklaste RS-triggern har förutom ingångar även två utgångar. Utgångar indikerar F Och

. Utgång F kallas direkt, a - invers. Spänningsnivåerna vid båda utgångarna är ömsesidigt inversa: om signalen F= 1, sedan = 0, eller om F= 0, då = 1. Det bör också noteras att tillståndet för utlösaren i vilken F= 1, a = 0, kallas enhet. När avtryckaren är noll F= 0 och = 1. När signaler anländer till triggerns ingångar, beroende på dess tillstånd, sker antingen omkoppling eller så bevaras det ursprungliga tillståndet.

Bild 3. - trigger: dess konventionella grafiska beteckning och en krets med två logiska element AND-NOT

Skiftregister används i stor utsträckning för att lagra och bearbeta information i mikrodatorer. Ett skiftregister består av en serie vippor (en för varje informationsbit) kopplade så att utgången från varje vippa är ansluten till ingången på nästa. Informationen i registret skiftas en bit åt höger eller vänster för varje klockpuls. Denna enhet är idealisk för att bearbeta seriell information (levereras en bit i taget), konvertera parallell information (alla bitar kommer samtidigt) till seriell och seriell till parallell.

Skiftregister är implementerade på SIS-enheter gjorda med RS-, JK- eller D-vippor, och skillnaderna mellan dem är huvudsakligen relaterade till metoden för bearbetning av in- och utdata. Detta avsnitt beskriver huvudtyperna av dessa register.

Ris. 2,29. Typiskt 4-bitars register med seriell ingång.

Ris. 2.30. Tidsdiagram över driften av ett 4-bitars skiftregister.

Seriell ingångsskiftregister.

Ett seriellt skiftregister är en anordning i vilken data matas in sekventiellt, som visas i fig. 2,29 för ett 4-bitars skiftregister. I detta fall används D-triggers. Registret fungerar enligt följande. I utgångsläget appliceras en återställningspuls (logisk 0) på ingången "Set to 0", inställningsutgångarna Q 0 -Q 3 till 0. Därefter matas den första databiten till den seriella ingången. När den exponeras för den stigande flanken av den första klockpulsen antar Qo ett värde lika med Di. Därefter matas D 2 till den seriella ingången. När den exponeras för den andra klockpulsens framkant, Qo=D2 och Qi=Di. Denna process fortsätter, efter fyra klockpulser har vi Q 0 =D 4, Q 1 = D 3, Q 2 = D 3, Q 3 = D 1. Tidsdiagrammet för att sekventiellt anlända indata visas i fig. 2.30.

Datautgången kan vara antingen seriell eller parallell. I det senare fallet fungerar skiftregistret som en seriell-till-parallellomvandlare. Uppenbarligen, för skiftregister som har ett stort antal bitar (mer än åtta), är parallella utgångar inte praktiska på grund av det stora antalet utgångar i IC-paketet. Det finns skiftregister med mer än 1000 bitar.

Parallellt ingångsskiftregister

Ett skiftregister med parallellingång är en anordning i vilken indata anländer samtidigt genom parallella informationskanaler (fig. 2.31) Data skrivs till registret enligt följande. Först återställs innehållet i registret genom att applicera en puls (logisk 0) till ingången "Set to 0". Därefter matas Di-D4 till ingångarna och en puls (logisk 1) tillförs inspelningsingången. Detta gör att information skrivs till alla register med de förinställda ingångarna. Efter det, för varje klockpuls, förskjuts informationen en bit åt höger. Datautgång kan vara antingen seriell eller parallell. Många IC-baserade skiftregister har parallell ingång och seriell utgång. Dessa enheter är kända som parallell-till-serie-omvandlare.

I de ovan beskrivna skiftregistren gjordes växlingen i en riktning vid varje klockpuls. I många fall är det dock önskvärt att kunna flytta information både åt vänster och höger. Register som har denna förmåga kallas reversibla skiftregister. Skiftstyrning i sådana register utförs genom att koppla utgångarna på vippor till motsvarande ingångar vid växling åt vänster eller höger. Växlingsriktningen styrs av ingången "Driftsmetod". Reversibla skiftregister med seriella och parallella in- och utgångar kallas universella skiftregister.

Ris. 2,31. Typiskt 4-bitars skiftregister med parallell utgång.

Registreringsexempel

I mikrokretsen IR1 bildas varje bit av en synkron tvåstegs RS-trigger med ingångslogik (Fig. 2.32). Skiftregistret låter dig implementera följande driftlägen: registrera information med hjälp av parallellkod; skift åt höger; skifta vänster. Registerdriftsläget styrs via ingångarna VI, V2, C1, C2 (stift 1, 6, 9, 8).

Ris. 2,32. Logisk struktur IR1 mikrokretsar

För att skriva till informationsregistret med hjälp av en parallell kod, applicera en högnivåspänning på V2-lägesstyringången, en lågnivåspänning på C2-ingången och informationssignaler till D1 - D8-ingångarna. Spänningen vid ingångarna C1, VI kan vara vilken som helst. För att flytta informationen inspelad i parallellkoden åt höger, appliceras klockpulser på ingång C2 (stift 8). I detta fall bör spänningen vid V2-ingången (stift 6) hållas på en hög nivå. När man utför operationer med data som presenteras i en seriell kod, tillförs ingångsinformation i form av en sekvens av pulser till informationsingången VI (stift 1), klockpulser till synkroniseringsingången C1 (stift 9) och en lågnivåspänning bibehålls vid ingångarna V2, D1 - D8. Driftlägena för IS IR1 för olika typer av informationsinspelning presenteras i tabell. 2.11.

Vid växling till vänster påläggs en högnivåspänning till modvalsingången V2, som blockerar passagen av klockpulser för växling till höger. Om, i det här fallet, parallellkoden för ett nummer inte matas till ingångarna för parallellkoden för bitarna D1 - D8, men utgången från den sista biten är ansluten till ingången för parallellkoden för den föregående biten, utgång med en liknande ingång av föregående bit, etc., då får vi ett vänsterskiftregister. Ingången av seriekoden i detta fall är ingången av parallellkoden för den sista biten i skiftregistret.

IR1-mikrokretsar kan användas som huvudelement i aritmetiska buffertminnesenheter, ett fördröjningselement för n klockcykler, en omvandlare av seriella koder till parallella och vice versa, en frekvensdelare, en loopad pulsfördelare, etc.

Registrera. Skift register

Ett register är en enhet gjord av flip-flops för att utföra en serie åtgärder med binära tal. För den som inte vet vad en trigger är rekommenderar vi att du bekantar dig med den enklaste RS-triggern.

Registers enklaste funktion är att komma ihåg ett nummer och lagra det under lång tid. Dessa enheter kallas lagringsregister. Här är ett enkelt exempel.

Numret som behöver sparas tillförs ingångarna D0 - D2. Så snart en synkroniseringspuls uppträder vid ingång C, skrivs numret till avtryckaren, vilket ändrar deras tillstånd. Figuren visar ett trebitars lagringsregister. När numret 111 2 tillförs ingångarna, kommer det också att visas på de direkta utgångarna på triggarna ( Q0 - Q2). Vid inversa utgångar ( Q0 - Q2) kommer naturligtvis att vara 000 2 . Signal R ( Återställa) eller återställ, ställs vipporna till nollläge.

Vanligtvis används register som består av 4, 8 eller 16 flip-flops. Bild av ett fyra-bitars register på kretsscheman kan vara så här.

Figuren visar inte de omvända utgångarna från triggarna och R-signalen. Register betecknas alltid med latinska bokstäver RG. Om registret förskjuts dras en pil riktad till vänster, höger eller dubbel under beteckningen.

Skiftregister eller skiftregister.

Ett skiftregister är en anordning som består av flera seriekopplade vippor, vars antal bestämmer registrets kapacitet. Register används flitigt i datateknik att konvertera koder. Parallellt med seriell och vice versa.

Dessutom är skiftregister grunden ( ALU) av en aritmetisk-logisk enhet, eftersom när ett binärt tal som skrivits i ett register skiftas en siffra till vänster, multipliceras talet med två, och när ett tal skiftas en siffra åt höger delas talet med två . Därför den mest utbredda reversibel eller dubbelriktad register.

Betrakta ett fyrabitars skiftregister som omvandlar seriell binär kod till parallell binär kod. Användningen av seriell kod motiveras av det faktum att enorma mängder information kan överföras över en linje. Ett exempel på detta skulle vara Universal Serial Bus - USB uttag vilken enhet som helst. Antalet triggers i detta register kan vara vilket som helst. Det räcker att ansluta direktutgången Q3 Med D inmatning av nästa trigger och så vidare tills önskad kapacitet uppnås.

Registret fungerar enligt följande. Den första informationsbiten kommer till ingången D0. Samtidigt med denna bit kommer en klockpuls till ingången MED. Ingångar MED alla triggers som ingår i registret kombineras med varandra. Med ankomsten av den första klockpulsen, nivån vid ingången D0 skrivs till den första triggern och från utgången Q0 kommer till ingången för nästa trigger, men skrivning till den andra triggern sker inte, eftersom klockpulsen redan har avslutats.

När nästa klockpuls anländer, lagras nivån som finns vid ingången till den andra vippan i den och går till ingången på den tredje vippan. Samtidigt lagras nästa informationsbit i den första vippan. Efter ankomsten av den fjärde klockpulsen kommer de logiska nivåerna som togs emot sekventiellt vid ingången att registreras i registrets fyra vippor D0.

Låt oss säga att det här är nivåerna 0110 2. Sedan det här binärt tal kan visas genom att ansluta lysdioder till triggerutgångarna. Så här avbildas det betraktade registret på ett schematiskt diagram.

Det kan ses att det finns en pil på den konventionella bilden - en indikator på att detta är ett skiftregister.

Låt oss titta på hur ett fyrabitars universellt skiftregister fungerar. K155IR1(analog - SN7495N). Här är dess interna struktur.

Registret innehåller fyra D-vippor, som är sammankopplade med hjälp av ytterligare OCH-ELLER logiska element, som tillåter implementering av olika funktioner. På diagrammet:

V2 - styringång. Den används för att välja driftsläge för registret.

Q1 - Q4 utgångar från triggers från vilka parallellkoden tas bort.

V1 - ingång för leverans av seriell kod.

C1, C2 - klockpulser.

D1 - D4 - ingångar för att skriva parallellkod.

Registeroperationsalgoritmen är som följer. Om en låg potential appliceras på ingången V2, tillförs klockpulser till Cl, och informationsbitar tillförs ingången VI, så skiftar registret åt höger. Efter att ha mottagit fyra bitar vid utgångarna på vipporna Q1 - Q4 erhåller vi en parallellkod. På detta sätt omvandlas seriekoden till parallell.

För omvänd konvertering skrivs parallellkoden till ingångarna D1 - D4, varvid en hög potential appliceras på ingång V2 och klockpulser till ingång C2. Sedan, genom att applicera en låg potential på ingång V2 och klockpulser till ingång Cl, skiftar vi den inspelade koden, och seriekoden tas bort från utgången från den sista triggern.

Sett till dess struktur är detta ett av de enklaste skiftregistren.

Skiftregister inom digital teknik kan fungera som bas för sammansättningar med intressanta egenskaper. Det är till exempel ringräknare, som kallas Johnson-räknare. En sådan räknare har ett antal tillstånd som är dubbelt så stora som antalet av dess ingående flip-flops. Till exempel, om en ringräknare består av tre flip-flops, kommer den att ha sex stabila tillstånd. Ingenting tillförs räknarens ingång förutom klockpulser. I det initiala tillståndet "återställs alla vippor", det vill säga det finns logiska nollor vid de direkta utgångarna av triggarna, men vid ingången D den första triggern från den inversa utsignalen från den tredje triggern är en logisk enhet. Låt oss börja skicka klockpulser och processen börjar.

Sanningstabellen visar tydligt hur den binära koden ändras när sex klockpulser anländer.

N	Q 2	Q 1	Q 0
1	0	0	1
2	0	1	1
3	1	1	1
4	1	1	0
5	1	0	0
6	0	0	0

Nu vet du vad ett register är och hur det kan användas i praktiken. Grunden för varje register är en trigger. Antalet flip-flops i ett register bestämmer dess kapacitet. De som är intresserade av mikrokontroller vet att den viktigaste delen av alla mikrokontroller, vare sig det är PIC, AVR, STM eller MSP, är registret.