Thyratron shift registar. Korištenje pomičnih registara. SHCP – ulaz za sat

1. Sadržaj

2. Uvod …………………………………………………………………………………………… 2

3. Pregled literarnih izvora …………………………………………… 3

3.1. Opće informacije o registrima…………………………………………… 3

3.2. Opće informacije o okidačima………………………………………….. 6

3.3. Registar pomaka……………………………………………….. 12

3.4. Univerzalni registri……………………………………………….. 20

4. Razvoj kola registra pomaka …………………………………………… 24

4.1. Početni podaci ………………………………………………………… 24

4.2. Procedura za izradu registra pomaka……………………………………… 24

4.3. Razvoj četverofaznog pomačnog registra…………………… 25

5. Zaključak…………………………………………………………………………. 27

6. Spisak referenci …………………………………. 28

2. Uvod

Registri– najčešće komponente digitalnih uređaja. Oni rade na mnogim povezanim varijablama koje čine riječ. Brojne operacije se izvode nad riječima: primanje, izdavanje, pohranjivanje, pomicanje u mreži bita, po bitu logičke operacije.

Za pomicanje se koriste registri pomaka (sekvencijalni). n-bitne brojeve u jednom smjeru. Osim toga, mogu se koristiti za pomicanje nenumeričkih informacija.

Pomični registri se koriste kao uređaji za skladištenje, kao pretvarači serijskog koda u paralelni, kao uređaji za kašnjenje i brojači impulsa (međutim, upotreba pomačnih registara kao brojača je prilično neekonomična).

3. Pregled izvora literature

3.1. Opće informacije o registrima

Registri se sastoje od bitnih kola koja sadrže flip-flop i, najčešće, i logičke elemente. Djeluju kao jedinstvena jedinica.

Prema broju varijabilnih dalekovoda, registri se dijele na jednofazne i parafazne, a prema sistemu sinhronizacije na jednociklične, push-pull i višeciklične. Međutim, glavna karakteristika klasifikacije je način primanja i izdavanja podataka. Na osnovu toga razlikuju paralelno (statično) registri, sekvencijalno (promjena) I paralelno-serijski .

U paralelnim registrima, riječi se primaju i izlaze u svim bitovima istovremeno. Oni pohranjuju riječi koje se mogu podvrgnuti logičkim transformacijama po bitovima.

U sekvencijalnim registrima, riječi se primaju i izlaze cifra po znamenku. Oni se nazivaju pomeranjem, jer ih vremenski signali prilikom unosa i izlaza reči pomeraju u mreži bitova. Pomakni registar može biti nereverzibilan (sa jednosmjernim pomacima) ili reverzibilan (sa mogućnošću pomjeranja u oba smjera).

Serijski-paralelni registri imaju ulaze i izlaze i serijskog i paralelnog tipa. Postoje opcije sa serijskim ulazom i paralelnim izlazom (SIPO, Serial Input – Parallel Output), paralelnim ulazom i serijskim izlazom (PISO, Parallel Input – Serial Output), kao i opcije sa mogućnošću bilo koje kombinacije metoda za prijem i izdavanje riječi.

U paralelnim (statičkim) registrima, bitna kola ne komuniciraju jedni s drugima. Zajedničko za bitove su obično taktni krugovi, krugovi za resetovanje/podešavanje, izlazna ili primanja dozvola, odnosno kontrolni krugovi. Primjer kola statičkog registra izgrađenog na flip-flopovima D-tipa s direktnim dinamičkim ulazima, koji ima reset ulaze R i izlaze trećeg stanja kontrolirane EZ signalom, prikazan je na Slika 1 .

Slika 1. Dijagram statičkog registra (a) i njegova konvencionalna grafička oznaka (b)

Modernu tehnologiju kola karakteriše izgradnja registara na flip-flopovima tipa D, uglavnom sa dinamičkom kontrolom. Mnogi imaju izlaze sa trećim stanjem. Neki registri su klasifikovani kao bafer registri, odnosno dizajnirani su za rad sa velikim kapacitivnim i/ili niskim otporom aktivnih opterećenja. To osigurava njihov rad direktno na autoputu (bez dodatnih kola sučelja).

Statički registri se koriste za kreiranje blokova registarske memorije – registarskih datoteka.

Glavne funkcije registara:

1) Pohrana podataka,

2) prijem informacija,

3) Izdavanje informacija,

4) Informativni pomak,

5) konverzija koda,

6) Postavljanje željenog broja na nulu ili jedan,

7) Bitove logičke operacije: disjunkcija, konjunkcija, sabiranje po modulu 2.

3.2. Razumijevanje okidača

Okidači – velika klasa električnih uređaja, omogućavajući mu da dugo vremena ostane u jednom od dva (ili više) stabilnih stanja i da ih izmjenjuje pod utjecajem vanjskih signala (kao rezultat regenerativnog procesa (proces prijelaza u električni krug, pokriveno PIC-om)).

Okidač je impulsni logički uređaj sa memorijom (memorijskim elementom – zasun).

Postoji više od deset različitih integralnih okidača. Njihova klasifikacija se zasniva na:

Funkcionalni znak

Metoda za pisanje informacija u okidač.

Na osnovu svojih funkcionalnih karakteristika razlikuju se T-okidači, JK-okidači, RS-okidači, D-okidači, kombinovani okidači (TV, DV, E, R) itd.

Na osnovu načina snimanja (prijema) informacija razlikuju se:

8) Asinhroni okidači:

a) sa internim zakašnjenjem;

b) kontrolisan nivoom ulaznog impulsa;

9) Sinhroni okidači (takt):

a) sa internim zakašnjenjem;

b) kontrolisano nivoom vremenskog impulsa:

Jednostruko djelovanje (jednostepeno);

Višestruka akcija.

Informacije se upisuju u okidače sa taktom samo kada se primeni impuls koji omogućava. Takvi okidači se dijele na kontrolirane razine (za rad je potreban određeni nivo signala) i na rubno kontrolirane (ne zavise od razine signala, važno je njegovo prisustvo) vremenskog impulsa. Takt impulsi se ponekad nazivaju i sinhronizacijski, izvršni ili komandni signali (obično se na dijagramima označavaju slovom C - sat).

Dinamički ulaz može biti direktan ili inverzan. Direktna dinamička kontrola omogućava prebacivanje kada se signal sata promijeni sa nule na jedan (). Inverzna dinamička kontrola - promjena taktnog signala sa jedan na nulu ().

Kontrola ivice vremenskih impulsa:

Kontrola opadanja vremenskog pulsa:

Kontrola gornjeg nivoa vremenskog impulsa:

Kontrola donjeg nivoa vremenskog impulsa:

Klokirani okidači sa internim kašnjenjem (okidaju se kada signal završi) su, po pravilu, jednostruki. Višeciklusni okidači se aktiviraju nakon n-nogo impulsa.

RS okidač ima dva informacijska ulaza: S (Set) i R (Reset). Istovremena primjena S i R signala nije dozvoljena. On Slika 2 prikazuje sinhroni RS okidač pokrenut ivicom vremenskog signala.

Slika 2. Sinhroni RS okidač

Pored ulaza, najjednostavniji RS okidač ima i dva izlaza. Izlazi pokazuju Q i . Izlaz Q naziva se direktnim, a - inverznim. Nivoi napona na oba izlaza su međusobno inverzni: ako je signal Q= 1, tada = 0, ili ako Q= 0, zatim = 1. Takođe treba napomenuti da je stanje okidača u kojem Q= 1, a = 0, naziva se jedinica. Kada je okidač nula Q= 0 i = 1. Kada signali stignu na ulaze okidača, u zavisnosti od njegovog stanja, dolazi do prebacivanja ili se originalno stanje zadržava.

Slika 3. - okidač: njegova konvencionalna grafička oznaka i kolo sa dva logička elementa I-NE

On Slika 3 prikazan je najjednostavniji okidač - tip . Ovdje se koriste samo dvije NAND kapije. Svrha ulaza: - da se okidač postavi u jedno stanje i - da se vrati u nulto stanje. Crtice iznad oznaka ulaza označavaju da se flip-flop prebacuje kada se ulazni napon visokog nivoa zamijeni naponom niske razine ( slika 4). Lako je uočiti da kada nema signala na ulazima, flip-flop zadržava svoje stanje. ako npr. Q= 1 i = 0, odnosno okidač je u jednom stanju, onda pošto je izlaz DD1 spojen na jedan od ulaza DD2, a izlaz DD2 spojen na jedan od ulaza DD1, napon je primijenjen na dva ulaza DD2

Slika 4. Dijagram vremena rada - okidač

visok, a na izlazu - nizak (= 0) nivo. Istovremeno, na jednom od ulaza DD1 napon je nizak, a na izlazu visok. Ako signal sa naznačenim polaritetom sada stigne na ulaz (trenutak t1 , slika 4), stanje okidača se neće promijeniti, jer će dolaskom signala na drugi ulaz DD1 privremeno promijeniti samo kombinaciju signala na ulazima (prije slanja signala bilo je 1 i 0, ali je postalo 0 i 0), ali izlazno stanje DD1 ostaje nepromijenjeno. Međutim, ako signal stigne na ulaz (trenutak t2), oba ulaza DD2 će već imati napone različitih nivoa, stanja logičkih elemenataće se promijeniti i njegov izlaz će imati visok napon. Oba ulaza DD1 će imati napone visokog nivoa, a niske napone na izlazu, odnosno okidač će se „prevrnuti“ i preći u drugo stanje: Q= 0 i = 1.

Iz navedenog proizilazi da se promjena stanja okidača događa samo kada se na ulazima i . Štaviše, ako takvi signali stignu na oba ulaza istovremeno, tada će nakon njihovog završetka stanje okidača postati nedefinirano (stanje Q= 0 ili Q= 1 jednako vjerovatno). Stoga, simultani signali niske razine nisu dozvoljeni na oba ulaza.

Rad okidača karakterizira tabela stanja (indeksi n I n+1 označavaju da signal pripada trenutku u vremenu tn i sledeći posle njega tn+1):





		Neizvesno stanje

Nije dozvoljeno istovremeno napajanje niskog napona na oba ulaza okidača.

Okidač tipa RS, poput flip-flopa, "pamti" koji je od dva ulaza (R ili S) primio posljednji signal: ako je ulaz R, okidač je u nultom stanju ( Q= 0 i = 1), a ako je ulaz S, tada u jednom stanju ( Q= 1 i = 0).

Slika 5. R.S. - okidač: njegova konvencionalna grafička oznaka i sklop sa četiri logička elementa I-NE

On Slika 5 prikazuje dijagram RS flip-flopa napravljenog na NAND logičkim elementima. Razlikuje se od flip-flop kola po tome što se na svaki ulaz dodaje inverter (DD3 i DD4), koji daje samo potreban nivo ulaznih signala.

Promjena ulaznih signala s niskog na visok dovodi do promjene stanja okidača (trenuci t1, t2, t2 i t5; u momentu t4 ne dolazi do prevrtanja, jer je okidač u prethodnom trenutku već bio postavljen na jedno stanje - t3, Slika 6).

Slika 6. Vremenski dijagram rada RS - okidač

Sve što je rečeno u vezi sa RS okidačem vrijedi i za -okidač. Jedina razlika se odnosi na inverziju nivoa ulaznog signala (R umjesto i S umjesto ).

Rad RS flip-flopa karakterizira sljedeća tabela stanja:





		Neizvesno stanje

3.3. Shift registri

Registar pomaka okidača nazivaju skup okidača s određenim vezama između njih, u kojima djeluju kao jedan uređaj. Sekvencijalni (shift) registri su lanac bitnih kola povezanih nosećim kolima.

U jednociklusnim registrima pomaknutim za jedan bit udesno ( slika 7) riječ se pomjera kada stigne signal za sinhronizaciju. Ulaz i izlaz su serijski (DSR – Data Serial Right). On Slika 8 prikazuje registrsko kolo pomaknuto ulijevo (DSL unos podataka - Data Serial Left), i Slika 9 ilustruje princip konstruisanja reverzibilnog registra, u kojem postoje veze između flip-flopova sa oba susedna bita, ali odgovarajući signali dozvoljavaju rad samo jedne od ovih veza (naredbe "levo" i "desno" se ne daju istovremeno) .

Slika 7. Kolo registra sa pomakom udesno

Crtanje 8 . Kolo lijevog registra pomaka

Crtanje 9 . Reverzno kolo registra

U skladu sa zahtjevima sinhronizacije, u pomačnim registrima koji nemaju logičke elemente u međubitnim vezama, jednostepeni nivoom kontrolirani flip-flopovi ne mogu se koristiti, jer se neki flip-flopovi mogu više puta prebacivati tokom djelovanja nivoa omogućavanja sat signala, što je neprihvatljivo. U ovim šemama treba koristiti okidače sa dinamičkom kontrolom (dvostepeni).

Pojava logičkih elemenata i, osim toga, logičkih kola nejedinične dubine u međubitnim vezama pojednostavljuje ispunjavanje uslova rada registara i proširuje raspon tipova flip-flopova pogodnih za ova kola.

Višeciklusni pomačni registri su kontrolirani s nekoliko sekvenci takta. Od njih su najpoznatiji push-pull oni sa glavnim i dodatnim registrima, izgrađeni na jednostavnim jednostepenim okidačima kontrolisanim nivoom. U taktu C1 sadržaj glavnog registra se prepisuje u dodatni registar, a na taktu C2 se vraća u glavni registar, ali u susjedne bitove, što odgovara pomaku riječi. U smislu troškova opreme i performansi, ova opcija je bliska jednociklusnom registru sa dvostepenim flip-flopovima.

Pomakni registar sadrži skup flip-flopova sa određenim vezama između njih, a organizacija ovih veza je takva da kada se primijeni taktni impuls, zajednički za sve flip-flop, izlazno stanje svakog flip-flopa se pomjera na susjedni. Ovisno o organizaciji veza, ovaj pomak se može dogoditi ulijevo ili udesno:

Shift lijevo

Shift desno

Upis podataka u registar se može izvršiti Različiti putevi, međutim, najčešće se koristi paralelni ili serijski ulaz, u kojem se binarni broj unosi ili istovremeno u sve bitove registra, ili uzastopno tokom vremena u pojedinačnim bitovima. U brojačima impulsa koriste se pomačni registri sa sekvencijalnim unosom i izlazom informacija i sa pomakom udesno. On Slika 10 a Prikazan je dijagram četverobitnog pomačnog registra napravljenog na RS flip-flopovima. U ovoj shemi, svaki izlaz Q Okidač je spojen na S ulaz sljedećeg pražnjenja, a svaki izlaz je povezan na ulaz R. Ulazi sata svih flip-flopova su povezani zajedno, a signal sinhronizacije se prima jednim zajedničkim impulsom kroz I-NE logički element (DD7). Stanje prvog okidača određeno je ulaznim signalima na ulazima X1, X2 logičkog elementa I-NE (DD5). Trenutne informacije se dostavljaju na ulaz X1, a signal koji omogućava njihov prijenos na ulaz X2. NOT kapija (DD6) se koristi za invertovanje ulaznog signala primenjenog na S ulaz.

On Slika 10 b Prikazani su vremenski dijagrami izlaznih signala flip-flopova i stanje registara pri upisu jednog signala na prvu cifru. Ako se po dolasku prvog taktnog impulsa na ulazima X1 i X2 postave signali X1 = X2 = 1, koji se zatim uklone dolaskom drugog taktnog impulsa, tada će kao rezultat signal biti upisan u prvi okidač Q 1 = 1. Sa dolaskom drugog taktnog impulsa, signal će biti upisan u prvi okidač Q 1 = 0, a signal će se pojaviti na izlazu drugog okidača Q 2 = 1, koji je prethodno bio na izlazu drugog okidača. Kada stignu sljedeći impulsi takta, jedan signal se pomiče uzastopno na treći i četvrti flip-flop, nakon čega se svi flip-flopovi postavljaju u nulto stanje.

n	*P 1*	*P 2*	*P 3*	*P 4*

Crtanje 10 . Dijagram četverofaznog registra pomaka (a), vremenski dijagrami njegovih signala i stanja registra pri pisanju jednog signala na prvu znamenku (b)

Pomični registri se takođe mogu implementirati pomoću D flip-flops-a ili JK flip-flops-a. Svi pomični registri imaju sljedeće odredbe:

1) potrebno je unaprijed postaviti početno stanje i unijeti jedinicu u prvi okidač

2) za registar od n aktivira nakon prijema n ulazni taktni impulsi, izlazna je inicijalno unesena jedinica, zbog čega su direktni izlazi svih registara u nultom stanju.

Integrirani čipovi registra pomaka su reverzibilni, odnosno vrše pomak u bilo kojem smjeru: lijevo ili desno. Smjer pomaka je određen vrijednošću kontrolnog signala.

Slika 11. Implementacija registra pomaka na jednostranim RS flip-flopovima

Registar serijskog pomaka ima dva nedostatka: dozvoljava samo jedan bit informacije da se unese na svaki impuls takta, a osim toga, svaki put kada se informacija u registru pomakne udesno, gubi se krajnji desni informacijski bit. On Slika 12 prikazuje sistem koji omogućava istovremeno paralelno učitavanje 4 bita informacija.

Slika 12. Strukturna shema 4-bitni paralelni registar

Ulazi 1, 2, 3, 4 u ovom uređaju su informacioni ulazi. Ovaj sistem može biti opremljen još jednom korisnom karakteristikom - mogućnošću kružnog kretanja informacija, kada se podaci sa izlaza uređaja vraćaju na njegov ulaz i ne gube.

Slika 13. Logičko kolo četverobitnog paralelnog prstenastog registra

Kolo 4-bitnog paralelnog prstenastog registra je prikazano Slika 13. Ovaj pomični registar koristi četiri JK flip-flopa. Hvala lancu povratne informacije informacija unesena u registar, koja se obično gubi na izlazu četvrtog flip-flopa, kružit će kroz pomakni registar. Signal za brisanje registra (postavljanje njegovih izlaza na stanje 0000) je logički nivo 0 na CLR ulazu. Paralelni ulazi za učitavanje podataka 1, 2, 3 i 4 su povezani na ulaze za predefinisanje okidača (PS), omogućavajući da se logika 1 postavi na bilo koji izlaz (1, 2, 3, 4). Ako se na jedan od ovih ulaza makar i nakratko primijeni logička 0, tada će se na odgovarajući izlaz postaviti logička 1. Primjena taktnih impulsa na C ulaze svih JK flip-flopova dovodi do pomaka informacija u registru u u pravu. Od četvrtog okidača podaci se prenose na prvi okidač (kružno kretanje informacija).

Tabela 1.

№ linije	Inputs		Izlazi
		Sat br.
		Sat br.

Princip rada paralelnog registra pomaka je opisan u tabela 1. Kada je napajanje uključeno, bilo koja binarna kombinacija se može postaviti na izlaze registra, kao što je, na primjer, u redu 1 tabele. Primjena logičke 0 na ulaze CLR flip-flopova inicira brisanje registra (red 2). Zatim (red 3) u registar se učitava binarna kombinacija 0100. Uzastopni impulsi takta uzrokuju pomicanje unesene informacije udesno (redovi 4 - 8). U redovima 5 i 6: onaj iz krajnjeg desnog flipflopa (četvrti) se prenosi na najlijevi flip-flop (prvi). U ovom slučaju možemo govoriti o kružnom kretanju jedinice u registru. Dalje (red 9), brisanje registra se ponovo pokreće pomoću CLR ulaza. Nova binarna kombinacija 0110 je učitana (red 10). Primjena 5 taktnih impulsa (linije 11-15) rezultira kružnim pomakom informacija za 5 pozicija udesno. Potrebna su 4 takta da bi se podaci vratili u prvobitno stanje.

Ako je registar pomaka do Slika 13 prekinuti povratnu petlju, tada dobijamo regularni paralelni pomakni registar: mogućnost kružnog kretanja informacija će biti isključena.

Slika 14. Trociklusni pomakni registar na RS flip-flopovima

3.4. Univerzalni registri

Često je, umjesto konvencionalnih serijskih ili paralelnih, potrebno koristiti složenije pomične registre: sa paralelnim sinhronim snimanjem informacija, reverzibilne, reverzibilne sa paralelnim sinhronim snimanjem. Takvi registri se nazivaju univerzalni .

Postoje mnoge serije IC registara, multi-mode (višefunkcijski) ili univerzalni, sposobni za izvođenje skupa mikro-operacija. Multi-mode se postiže sastavljanjem u istoj shemi dijelova potrebnih za izvođenje različitih operacija. Kontrolni signali koji određuju vrstu posla koji se obavlja dato vrijeme operacije aktiviraju dijelove kola koji su potrebni za to.

Slika 15. Univerzalni registri pomaka: a – K155IR13, b – K500IR141, c – KM155IR1

On Slika 15 prikazana su tri tipična predstavnika univerzalnih pomačnih registara serije K155, KM155 i K500.

čip IR13 ( Slika 15 a) je osmobitni reverzibilni pomakni registar sa dozvoljenom frekvencijom takta do 25 MHz i potrošnjom struje do 40 mA. Ima paralelne ulaze i izlaze, asinhroni ulaz za resetovanje, DSL (levo pomeranje) i DSR (desno pomeranje) ulaze zasnovane na diferencijalnom taktu impulsa C, ulaze za izbor režima S0 i S1. Kada je S0 = 0, S1 = 1, informacija se pomera udesno, kada je S0 = 1, S1 = 0 – ulevo, a kada je S0 = S1 = 1 – informacija se upisuje u registar.

čip IR141 ( Slika 15 b) je univerzalni četverobitni pomakni registar izgrađen na logici spregnutoj s emiterom. Frekvencija takta– do 150 MHz. Potrošnja struje je najmanje 120 mA. Kada je S0 = 0, S1 = 1, informacija se pomera udesno, kada je S0 = 1, S1 = 0 – ulevo, a kada je S0 = S1 = 1 – pohranjivanje broja, kada je S0 = S1 = 0 – podešavanje broj.

IR1 mikrokolo ( Slika 15 in) je pomični registar sa sinhronim snimanjem informacija o RS flip-flopovima. Ulazi 1 – 4 su namijenjeni za paralelno snimanje informacija, ulaz D je za sekvencijalno snimanje. Ulaz V – kontrola. Kada je V = 0, kolo radi kao pomični registar na osnovu negativnog ruba (od 1 do 0) signala C1, a kada je V = 1, kolo radi u načinu sinhronog upisivanja u registar ulaznih signala 1 – 4 na osnovu negativne ivice C2 signala.

Registri koji imaju različite vrste ulaza i izlaza služe kao glavni blokovi pretvarača paralelnih kodova u serijske i obrnuto. On Slika 16 prikazuje sklop paralelnog u serijski kodni pretvarač baziran na osmobitnom registru tipa SI/PO/SO. U ovom kolu, negativni startni impuls St, koji postavlja nivo logičke nule na gornjem ulazu elementa 1, stvara jedan signal paralelnog prijema podataka na ulazu L (Load), kroz koji se konvertovana reč učitava u bitove 1– 7 registra, a u bit nula – konstanta 0. Na serijski ulaz DSR-a se primjenjuje konstanta 1. Tako se nakon učitavanja formira riječ u registru. Impulsi sata koji stignu na ulaz C uzrokuju pomicanje riječi udesno. Pomaci izlaze riječ u serijskom obliku kroz izlaz Q7. Nakon bitova informacija nalazi se 0, nakon čega slijedi lanac jedinica. Dok se nula ne uklanja iz registra, na izlazu elementa 2 radi jedan signal. Nakon što je izlaz nula, svi ulazi elementa 2 postaju jednostruki, njegov izlaz postaje nula i generiše signal kroz element 1 automatsko preuzimanje sljedeću riječ, nakon čega se ciklus konverzije ponavlja.

Slika 16. Kolo paralelnog u serijski pretvarač

Moderni registri su slabo prikladni za izvođenje bitnih logičkih operacija, ali ako je potrebno, mogu se izvesti pomoću registara na RS flip-flopovima. Da bi se izvršila operacija ILI, prva riječ se isporučuje na S ulaz statičkog registra sa početnim nultim stanjem, čije cifre jedinice postavljaju odgovarajuće flip-flopove. Zatim, bez resetiranja registra, druga riječ se isporučuje na S izlaze.

Prilikom izvođenja operacije po bitu I u prvom ciklusu takta, prva riječ se isporučuje na S ulaze registra, uspostavljajući one bitove registra u kojima ova riječ ima jedinice. Zatim drugu riječ treba primijeniti na registar. Da bi registar zadržao jedinice samo u onim bitovima u kojima obje riječi imaju jedinice, druga riječ se isporučuje na ulaze R flip-flopova u inverznom obliku.

Sabiranje po modulu 2 može se izvesti pomoću kola sa T-tip flip-flopovima u bitovima primjenom dvije riječi na njega uzastopno u vremenu.

4. Dizajn kola registra pomaka

4.1. Početni podaci

Impulsi sata su postavljeni na pozitivan polaritet.

4.2. Procedura dizajna registra pomaka

a) Razmatranje opštih zahtjeva za dizajn registra.

b) Razvoj registra pomaka.

c) Opis rada razvijenog kola.

4.3. Razvoj četverofaznog registra pomaka

Neophodno je razviti četverofazni pomakni registar koristeći RS flip-flopove. Neka bude sa pomeranjem udesno. Da bismo to uradili, potrebna su nam četiri sinhrona RS flip-flopa sa sinhronizacijom ivica takta impulsa i određeni broj logičkih elemenata za kreiranje prijenosnih kola. Pošto registri pomeranja sa serijskim ulazom i izlazom imaju niske performanse, mi ćemo razviti kolo sa paralelnim ulazom i izlazom.

Slika 17. Razvijeno kolo sinhronog registra sa pomakom udesno na RS japankama

Invertiranjem signala na triger ulazima osiguravamo da je nemoguće dovođenje napona istih nivoa na S i R ulaze. To znači da kada je S = 0, R = 1, na izlazu dobijamo 0, kada je S = 1, R = 0 na izlazu dobijamo 1. Na ulaze registra pomeranja potrebno je ugraditi četiri elementa sa sledećom tabelom istinitosti:

Povezivanjem četvrtog izlaza sa prvim ulazom dobijamo registar pomeranja prstena udesno. Informacije sa izlaza Q4 neće biti izgubljene, već će biti ponovo cirkulisane.

Budući da je takav pomakni registar četverobitni, broj mogućih kombinacija na ulazu će biti 16. Razmotrimo rad našeg registra kada se neke kombinacije dovode na ulaz.

Kombinacija br.	Ulaz		Izlaz
Kombinacija br.		Sat br.

5. Zaključak

Na predmetnom projektu ispitana je klasifikacija registara i principi njihovog rada. Razmatraju se vrste i principi rada okidača kao glavnih komponenti registara. Detaljno su ispitani registri pomaka, a posebno pomačni registri na RS flip-flopovima.

Dizajniran je i sinhroni četvorobitni registar sa pomakom udesno na bazi četiri RS flip-flopa i osam logičkih elemenata. Tabela je data koja opisuje rad registra za neke kombinacije ulaza.

6. Spisak korištenih referenci

1. Pryanishnikov V.A. Elektronika (predavanja). – S-P., 1998

2. Skarzhepa V.A., Lutsenko A.N. Elektronika i mikro kola (prvi dio). – K.: Viša škola, 1989

3. Budishchev M.S. Elektrotehnika, elektronika i mikroprocesorska tehnologija. – L.: Poster, 2001

4. Ugryumov E.P. Digitalni sklopovi. – S-P., 2000

5. Imenik savremenih integrisanih kola

Pomakni registar flip-flop je skup flip-flopova sa određenim vezama između njih, u kojima djeluju kao jedan uređaj. Sekvencijalni (shift) registri su lanac bitnih kola povezanih nosećim kolima.

U jednostrukim registrima sa jednobitnim pomakom udesno (slika 7), riječ se pomjera kada se primi signal sinhronizacije. Ulaz i izlaz su serijski (DSR - Data Serial Right). Na slici 8 prikazano je kolo registra sa pomakom ulijevo (DSL data input - Data Serial Left), a slika 9 ilustruje princip konstruisanja reverznog registra, u kojem postoje veze između flip-flopova sa oba susedna bita, ali odgovarajući signali dozvoljavaju samo rad jedne od ovih veza (komande “lijevo” i “desno” se ne daju istovremeno).

Slika 7. Kolo registra s pomakom udesno

Slika 8. Kolo registra s pomakom ulijevo

Slika 9. Reverzno kolo registra

Shift lijevo

Shift desno

Unošenje informacija u registar može se vršiti na različite načine, ali najčešće se koristi paralelni ili sekvencijalni unos, pri čemu se binarni broj unosi ili istovremeno u sve bitove registra, ili uzastopno tokom vremena u pojedinačnim bitovima. U brojačima impulsa koriste se pomačni registri sa sekvencijalnim unosom i izlazom informacija i sa pomakom udesno. Slika 10 a prikazuje dijagram četverobitnog pomačnog registra napravljenog na RS flip-flopovima. U ovom kolu, svaki Q izlaz flip-flopa je povezan na S ulaz sljedeće cifre, a svaki izlaz je povezan na ulaz R. Ulazi sata svih flip-flopa su povezani zajedno, a signal sinhronizacije je primljen jednim zajedničkim impulsom kroz NAND kapiju (DD7). Stanje prvog okidača određeno je ulaznim signalima na ulazima X1, X2 logičkog elementa I-NE (DD5). Trenutne informacije se dostavljaju na ulaz X1, a signal koji omogućava njihov prijenos na ulaz X2. NOT kapija (DD6) se koristi za invertovanje ulaznog signala primenjenog na S ulaz.

Na slici 10 b prikazani su vremenski dijagrami izlaznih signala okidača i stanje registara pri upisivanju jednog signala na prvu znamenku. Ako se po dolasku prvog taktnog impulsa na ulaze X1 i X2 postave signali X1 = X2 = 1, koji se zatim uklone dolaskom drugog taktnog impulsa, tada će kao rezultat signal Q1 = 1 Dolaskom drugog taktnog impulsa, prvi okidač će snimati signal Q1 = 0, a signal Q2 = 1 pojavljuje se na izlazu drugog trigera, koji je prethodno bio na izlazu okidača. drugi okidač. Kada stignu sljedeći impulsi takta, jedan signal se pomiče uzastopno na treći i četvrti flip-flop, nakon čega se svi flip-flopovi postavljaju u nulto stanje.

Slika 10. Šema četverofaznog registra pomaka, vremenski dijagrami njegovih signala i stanja registra pri pisanju jednog signala na prvu znamenku

Pomični registri se takođe mogu implementirati pomoću D flip-flops-a ili JK flip-flops-a. Svi pomični registri imaju sljedeće odredbe:

1) potrebno je unaprijed postaviti početno stanje i unijeti jedinicu u prvi okidač
2) za registar od n flip-flopova, nakon dolaska n ulaznih taktnih impulsa, izlazi početno uneta jedinica, usled čega su direktni izlazi svih registara u nultom stanju.

Integrirani čipovi registra pomaka su reverzibilni, odnosno vrše pomak u bilo kojem smjeru: lijevo ili desno. Smjer pomaka je određen vrijednošću kontrolnog signala.

Slika 11. Implementacija registra pomaka na jednostranim RS flip-flopovima

Registar serijskog pomaka ima dva nedostatka: dozvoljava samo jedan bit informacije da se unese na svaki impuls takta, a osim toga, svaki put kada se informacija u registru pomakne udesno, gubi se krajnji desni informacijski bit. Slika 12 prikazuje sistem koji omogućava istovremeno paralelno učitavanje 4 bita informacija.

Slika 12. Blok dijagram 4-bitnog paralelnog registra

Slika 13. Logički dijagram četverobitnog paralelnog prstenastog registra

Kolo 4-bitnog paralelnog prstenastog registra pomaka prikazano je na slici 13. Četiri JK flip-flopa se koriste u ovom pomaknom registru. Zahvaljujući povratnoj petlji, informacija unesena u registar, koja se obično gubi na izlazu četvrtog flip-flopa, cirkulira kroz pomakni registar. Signal za brisanje registra (postavljanje njegovih izlaza na stanje 0000) je logički nivo 0 na CLR ulazu. Paralelni ulazi za učitavanje podataka 1, 2, 3 i 4 su povezani na ulaze za predefinisanje okidača (PS), omogućavajući da se logika 1 postavi na bilo koji izlaz (1, 2, 3, 4). Ako se na jedan od ovih ulaza makar i nakratko primijeni logička 0, tada će se na odgovarajući izlaz postaviti logička 1. Primjena taktnih impulsa na C ulaze svih JK flip-flopova dovodi do pomaka informacija u registru u u pravu. Od četvrtog okidača podaci se prenose na prvi okidač (kružno kretanje informacija).

Linija br.
		Sat br.

Princip rada paralelnog registra pomaka opisan je u Tabeli 1. Kada je napajanje uključeno, bilo koja binarna kombinacija može se postaviti na izlazima registra, kao što je, na primjer, u redu 1 tabele. Primjena logičke 0 na ulaze CLR flip-flopova inicira brisanje registra (red 2). Zatim (red 3) u registar se učitava binarna kombinacija 0100. Uzastopni impulsi takta uzrokuju pomicanje unesene informacije udesno (redovi 4 - 8). U redovima 5 i 6: onaj iz krajnjeg desnog flipflopa (četvrti) se prenosi na najlijevi flip-flop (prvi). U ovom slučaju možemo govoriti o kružnom kretanju jedinice u registru. Dalje (red 9), brisanje registra se ponovo pokreće pomoću CLR ulaza. Nova binarna kombinacija 0110 je učitana (red 10). Primjena 5 taktnih impulsa (linije 11-15) rezultira kružnim pomakom informacija za 5 pozicija udesno. Potrebna su 4 takta da bi se podaci vratili u prvobitno stanje.

Ako prekinemo povratnu spregu u registru pomaka na slici 13, dobićemo regularni paralelni pomerački registar: mogućnost kružnog kretanja informacija će biti isključena.

Slika 14. Trociklusni pomakni registar na RS flip-flopovima

1. Sadržaj

2. Uvod …………………………………………………………………………………………… 2

3. Pregled literarnih izvora …………………………………………… 3

3.1. Opće informacije o registrima …………………………………………… 3

3.2. Opće informacije o okidačima………………………………………….. 6

3.3. Registar pomaka……………………………………………….. 12

3.4. Univerzalni registri……………………………………………….. 20

4. Razvoj kola registra pomaka …………………………………………… 24

4.1. Početni podaci ………………………………………………………… 24

4.2. Procedura za izradu registra pomaka……………………………………… 24

4.3. Razvoj četverofaznog pomačnog registra…………………… 25

5. Zaključak…………………………………………………………………………. 27

6. Spisak referenci …………………………………. 28

2. Uvod

Za pomicanje se koriste registri pomaka (sekvencijalni). n-bitne brojeve u jednom smjeru. Osim toga, mogu se koristiti za pomicanje nenumeričkih informacija.

3. Pregled izvora literature

3.1. Opće informacije o registrima

Registri se sastoje od bitnih kola koja sadrže flip-flop i, najčešće, i logičke elemente. Djeluju kao jedinstvena jedinica.

U paralelnim registrima, riječi se primaju i izlaze u svim bitovima istovremeno. Oni pohranjuju riječi koje se mogu podvrgnuti logičkim transformacijama po bitovima.

Slika 1. Dijagram statičkog registra (a) i njegova konvencionalna grafička oznaka (b)

Modernu tehnologiju kola karakteriše izgradnja registara na flip-flopovima tipa D, uglavnom sa dinamičkom kontrolom. Mnogi imaju izlaze sa trećim stanjem. Neki registri su klasifikovani kao bafer registri, odnosno dizajnirani su za rad sa velikim kapacitivnim i/ili aktivnim opterećenjima niskog otpora. To osigurava njihov rad direktno na autoputu (bez dodatnih kola sučelja).

Statički registri se koriste za kreiranje blokova registarske memorije – registarskih datoteka.

Glavne funkcije registara:

1) Skladištenje informacija,

2) prijem informacija,

3) pružanje informacija,

4) Informativni pomak,

5) konverzija koda,

6) Postavljanje željenog broja na nulu ili jedan,

7) Bitove logičke operacije: disjunkcija, konjunkcija, sabiranje po modulu 2.

3.2. Razumijevanje okidača

Okidači – velika klasa električnih uređaja koji mu omogućavaju da dugo vremena ostane u jednom od dva (ili više) stabilnih stanja i izmjenjuje ih pod utjecajem vanjskih signala (kao rezultat regenerativnog procesa (prolazni proces u pokrivenom električnom kolu od strane PIC-a)).

Okidač je impulsni logički uređaj sa memorijom (memorijskim elementom – zasun).

Postoji više od deset različitih integralnih okidača. Njihova klasifikacija se zasniva na:

Funkcionalni znak

Metoda za pisanje informacija u okidač.

Na osnovu svojih funkcionalnih karakteristika razlikuju se T-okidači, JK-okidači, RS-okidači, D-okidači, kombinovani okidači (TV, DV, E, R) itd.

Na osnovu načina snimanja (prijema) informacija razlikuju se:

8) Asinhroni okidači:

a) sa internim zakašnjenjem;

b) kontrolisan nivoom ulaznog impulsa;

9) Sinhroni okidači (takt):

a) sa internim zakašnjenjem;

b) kontrolisano nivoom vremenskog impulsa:

Jednostruko djelovanje (jednostepeno);

Višestruka akcija.

Kontrola ivice vremenskog impulsa: Kontrola pada vremenskog impulsa: Kontrola gornjeg nivoa vremenskog impulsa:

Kontrola donjeg nivoa vremenskog impulsa:

Klokirani okidači sa internim kašnjenjem (okidaju se kada signal završi) su, po pravilu, jednostruki. Višeciklusni okidači se aktiviraju nakon n-nogo impulsa.

RS okidač ima dva informacijska ulaza: S (Set) i R (Reset). Istovremena primjena S i R signala nije dozvoljena. On Slika 2 prikazuje sinhroni RS okidač pokrenut ivicom vremenskog signala.

Slika 2. Sinhroni RS okidač

Pored ulaza, najjednostavniji RS okidač ima i dva izlaza. Izlazi pokazuju Q I

. Izlaz Q naziva se direktnim, a - inverznim. Nivoi napona na oba izlaza su međusobno inverzni: ako je signal Q= 1, tada = 0, ili ako Q= 0, zatim = 1. Takođe treba napomenuti da je stanje okidača u kojem Q= 1, a = 0, naziva se jedinica. Kada je okidač nula Q= 0 i = 1. Kada signali stignu na ulaze okidača, u zavisnosti od njegovog stanja, dolazi do prebacivanja ili se originalno stanje zadržava.

Slika 3. - okidač: njegova konvencionalna grafička oznaka i kolo sa dva logička elementa I-NE

Registri pomaka se široko koriste za pohranjivanje i obradu informacija u mikroračunarima. Pomakni registar se sastoji od niza flip-flopa (jedan za svaki bit informacije) povezanih tako da je izlaz svakog flip-flopa povezan sa ulazom sljedećeg. Informacija u registru se pomera za jedan bit udesno ili ulevo sa svakim impulsom takta. Ovaj uređaj je idealan za obradu serijskih informacija (koji se dostavljaju jedan po jedan bit), pretvaranje paralelnih informacija (svi bitovi koji stižu istovremeno) u serijske i serijskih u paralelne.

Pomični registri su implementirani na SIS uređajima napravljenim pomoću RS, JK ili D flip-flop-a, a razlike među njima se uglavnom odnose na način obrade ulaznih i izlaznih podataka. Ovaj odjeljak opisuje glavne tipove ovih registara.

Rice. 2.29. Tipičan 4-bitni registar sa serijskim ulazom.

Rice. 2.30. Vremenski dijagram rada 4-bitnog registra pomaka.

Registar pomaka serijskog ulaza.

Pomakni registar serijskog ulaza je uređaj u koji se podaci unose sekvencijalno, kao što je prikazano na sl. 2.29 za 4-bitni pomakni registar. U ovom slučaju se koriste D-okidači. Registar radi na sljedeći način. U početnoj poziciji, impuls za resetovanje (logička 0) se primenjuje na ulaz “Set to 0”, postavljajući izlaze Q 0 -Q 3 na 0. Tada se prvi bit podataka dovodi na serijski ulaz. Kada je izložen rastućoj ivici prvog impulsa takta, Q 0 poprima vrijednost jednaku D 1 . Zatim se D 2 dovodi na serijski ulaz. Kada je izložen prednjoj ivici drugog impulsa takta, Q 0 =D 2 i Q 1 =D 1 . Ovaj proces se nastavlja, nakon četiri takta imamo Q 0 =D 4, Q 1 =D 3, Q 2 =D 3, Q 3 =D 1. Vremenski dijagram za sekvencijalno stižu ulazne podatke prikazan je na Sl. 2.30.

Izlaz podataka može biti serijski ili paralelan. U potonjem slučaju, pomični registar radi kao serijski u paralelni pretvarač. Očigledno, za registre pomaka koji imaju veliki broj bitova (više od osam), paralelni izlazi nisu praktični zbog velikog broja izlaza u IC paketu. Postoje registri pomaka sa više od 1000 bita.

Registar pomaka paralelnog ulaza

Promjenjivi registar sa paralelnim ulazom je uređaj u koji ulazni podaci stižu istovremeno kroz paralelne informacijske kanale (slika 2.31), a podaci se upisuju u registar na sljedeći način. Prvo, sadržaj registra se resetuje primenom impulsa (logička 0) na ulaz „Postavi na 0“. Zatim se na ulaze dovode D 1 -D 4, a na ulaz za snimanje impuls (logički 1). Ovo uzrokuje da se informacije upisuju u sve registre koristeći unaprijed postavljene ulaze. Nakon toga, sa svakim impulsom takta, informacija se pomiče za jedan bit udesno. Izlaz podataka može biti serijski ili paralelan. Mnogi pomačni registri bazirani na IC-u imaju paralelni ulaz i serijski izlaz. Ovi uređaji su poznati kao paralelno-serijski pretvarači.

U gore opisanim registrima pomaka, pomak je napravljen u jednom smjeru pri svakom impulsu takta. U mnogim slučajevima, međutim, poželjno je imati mogućnost pomjeranja informacija i lijevo i desno. Registri koji imaju ovu sposobnost nazivaju se reverzibilni registri pomaka. Upravljanje pomakom u takvim registrima vrši se povezivanjem izlaza flip-flopova na odgovarajuće ulaze pri pomicanju lijevo ili desno. Smjer pomaka kontrolira se ulazom "Način rada". Reverzibilni registri pomaka sa serijskim i paralelnim ulazima i izlazima nazivaju se univerzalni registri pomaka.

Rice. 2.31. Tipični 4-bitni pomakni registar sa paralelnim izlazom.

Primjer registracije

U mikrokolu IR1, svaki bit je formiran od sinhronog dvostepenog RS okidača sa ulaznom logikom (slika 2.32). Pomakni registar vam omogućava implementaciju sljedećih načina rada: snimanje informacija korištenjem paralelnog koda; pomak udesno; pomak ulijevo. Režim rada registra se kontroliše preko ulaza VI, V2, C1, C2 (pinovi 1, 6, 9, 8).

Rice. 2.32. Logička struktura IR1 mikro kola

Da biste upisali u informacioni registar koristeći paralelni kod, primenite napon visokog nivoa na kontrolni ulaz V2 režima, niski napon na C2 ulaz i informacione signale na D1 - D8 ulaze. Napon na ulazima C1, VI može biti bilo koji. Da bi se informacija zapisana u paralelnom kodu pomerila udesno, impulsi takta se primenjuju na ulaz C2 (pin 8). U tom slučaju, napon na V2 ulazu (pin 6) treba održavati na visokom nivou. Prilikom izvođenja operacija sa podacima prikazanim u serijskom kodu, ulazna informacija u obliku niza impulsa se dostavlja na informacijski ulaz VI (pin 1), takt impulsa na sinkronizacijski ulaz C1 (pin 9) i napon niskog nivoa održava se na ulazima V2, D1 - D8. Načini rada IS IR1 za različite vrste snimanja informacija prikazani su u tabeli. 2.11.

Prilikom prebacivanja ulijevo, na ulaz za odabir načina rada V2 primjenjuje se napon visokog nivoa, koji blokira prolaz taktnih impulsa za pomicanje udesno. Ako se, u ovom slučaju, paralelni kod broja ne isporučuje na ulaze paralelnog koda bitova D1 - D8, već je izlaz zadnjeg bita povezan sa ulazom paralelnog koda prethodnog bita, njegov izlaz sa sličnim ulazom prethodnog bita, itd., tada dobijamo levi registar pomeranja. Ulaz serijskog koda u ovom slučaju je ulaz paralelnog koda posljednjeg bita registra pomaka.

IR1 mikrokola mogu se koristiti kao glavni element u aritmetičkim bafer memorijskim uređajima, element za kašnjenje za n taktova, pretvarač serijskih kodova u paralelne i obrnuto, djelitelj frekvencije, razdjelnik impulsa s petljom itd.

Registrirajte se. Shift registar

Registar je uređaj napravljen od japanki za obavljanje niza radnji s binarnim brojevima. Za one koji ne znaju šta je okidač, preporučujemo da se upoznaju sa najjednostavnijim RS trigerom.

Najjednostavnija funkcija registara je zapamtiti broj i pohraniti ga na duže vrijeme. Ovi uređaji se nazivaju registri za skladištenje. Evo jednostavnog primjera.

Broj koji treba sačuvati se dovodi na ulaze D0 - D2. Čim se na ulazu C pojavi sinhronizacijski impuls, broj se upisuje u okidač, mijenjajući njihovo stanje. Slika prikazuje trobitni registar zadržavanja. Kada se broj 111 2 dovede na ulaze, pojavit će se i na direktnim izlazima okidača ( Q0 - Q2). Na inverznim izlazima ( Q0 - Q2) će prirodno biti 000 2 . Signal R ( Resetovati) ili resetirati, japanke se postavljaju u nulto stanje.

Obično se koriste registri koji se sastoje od 4, 8 ili 16 flip-flopova. Slika četverobitnog registra uključena dijagrami kola može biti ovako.

Slika ne prikazuje inverzne izlaze okidača i signala R. Registri su uvijek označeni latiničnim slovima RG. Ako se registar pomiče, tada se ispod oznake iscrtava strelica usmjerena lijevo, desno ili dvostruko.

Pomični registri ili pomični registri.

Pomakni registar je uređaj koji se sastoji od nekoliko serijski povezanih flip-flopova, čiji broj određuje kapacitet registra. Registri se široko koriste u kompjuterska tehnologija za pretvaranje kodova. Paralelno sa serijskim i obrnuto.

Osim toga, registri pomaka su osnova ( ALU) aritmetičko-logičkog uređaja, jer kada se binarni broj upisan u registru pomakne za jednu cifru ulijevo, broj se množi sa dva, a kada se broj pomakne za jednu cifru udesno, broj se dijeli sa dva . Stoga je najrasprostranjeniji reverzibilan ili bidirectional registri.

Razmislite o četverobitnom pomačnom registru koji pretvara serijski binarni kod u paralelni binarni kod. Upotreba serijskog koda opravdana je činjenicom da se preko jedne linije mogu prenijeti ogromne količine informacija. Primjer za to bi bila univerzalna serijska magistrala - USB port bilo koji uređaj. Broj okidača u ovom registru može biti bilo koji. Dovoljno je spojiti direktni izlaz Q3 With D unos sljedećeg okidača i tako sve dok se ne dostigne traženi kapacitet.

Registar radi na sljedeći način. Prvi bit informacija stiže na ulaz D0. Istovremeno sa ovim bitom, na ulaz stiže taktni impuls WITH. Inputs WITH svi okidači uključeni u registar su međusobno kombinovani. Sa dolaskom prvog taktnog impulsa, nivo na ulazu D0 upisano u prvi okidač i iz izlaza Q0 dolazi na ulaz sljedećeg okidača, ali do upisivanja u drugi okidač ne dolazi, pošto je takt puls već završio.

Kada stigne sljedeći takt impuls, nivo prisutan na ulazu drugog flip-flopa se pohranjuje u njega i ide na ulaz trećeg flip-flopa. U isto vrijeme, sljedeći bit informacija se pohranjuje u prvom flip-flopu. Nakon dolaska četvrtog taktnog impulsa, logički nivoi koji su uzastopno primljeni na ulaz biće zabeleženi u četiri flip-flopa registra D0.

Recimo da su ovo nivoi 0110 2. Onda ovo binarni broj može se prikazati povezivanjem LED dioda na izlaze okidača. Ovako je razmatrani registar prikazan na šematskom dijagramu.

Vidi se da se na konvencionalnoj slici nalazi strelica - indikator da se radi o registru pomaka.

Pogledajmo kako funkcionira četverobitni univerzalni pomakni registar. K155IR1(analogno - SN7495N). Evo njegove unutrašnje strukture.

Registar sadrži četiri D-flip-flopa, koji su međusobno povezani pomoću dodatnih I - ILI logičkih elemenata, koji omogućavaju implementaciju različitih funkcija. na dijagramu:

V2 - kontrolni ulaz. Koristi se za odabir načina rada registra.

Q1 - Q4 izlazi okidača sa kojih se uklanja paralelni kod.

V1 - ulaz za unos serijskog koda.

C1, C2 - taktni impulsi.

D1 - D4 - ulazi za pisanje paralelnog koda.

Algoritam rada registra je sljedeći. Ako se na ulaz V2 primeni nizak potencijal, impulsi takta se primenjuju na C1, a informacioni bitovi se primenjuju na ulaz V1, tada se registar pomera udesno. Nakon prijema četiri bita na izlazima flip-flopova Q1 - Q4, dobijamo paralelni kod. Na ovaj način serijski kod se pretvara u paralelni.

Za obrnutu konverziju, paralelni kod se upisuje na ulaze D1 - D4, primjenjujući visoki potencijal na ulaz V2 i impulse takta na ulaz C2. Zatim, primjenom niskog potencijala na ulaz V2 i impulsa takta na ulaz C1, pomjeramo snimljeni kod, a serijski kod se uklanja sa izlaza posljednjeg okidača.

Po svojoj strukturi, ovo je jedan od najjednostavnijih pomaka registara.

Pomični registri u digitalnoj tehnologiji mogu poslužiti kao osnova na kojoj se sklapaju sklopovi zanimljivih svojstava. To su, na primjer, prstenasti brojači, koji se nazivaju Johnsonovi brojači. Takav brojač ima broj stanja dvostruko veći od broja njegovih sastavnih japanki. Na primjer, ako se prstenasti brojač sastoji od tri flip-flopa, tada će imati šest stabilnih stanja. Ništa se ne dovodi na ulaz brojača osim impulsa takta. U početnom stanju, svi flip-flopovi su "resetirani", odnosno postoje logičke nule na direktnim izlazima okidača, ali na ulazu D prvi okidač iz inverznog izlaza trećeg okidača je logička jedinica. Počnimo sa slanjem impulsa sata i proces počinje.

Tabela istinitosti jasno pokazuje kako se binarni kod mijenja kada stigne šest taktnih impulsa.

N	P 2	P 1	Q 0
1	0	0	1
2	0	1	1
3	1	1	1
4	1	1	0
5	1	0	0
6	0	0	0

Sada znate šta je registar i kako se može koristiti u praksi. Osnova svakog registra je okidač. Broj flip-flopova u registru određuje njegov kapacitet. Oni koji su zainteresovani za mikrokontrolere znaju da je najvažniji element svakog mikrokontrolera, bilo da je PIC, AVR, STM ili MSP, registar.